对l138与fpga通信例程tl-devmem2的复现与使用 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 7826|回复: 9
打印 上一主题 下一主题

[已解决] 对l138与fpga通信例程tl-devmem2的复现与使用

[复制链接]

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
跳转到指定楼层
楼主
发表于 2018-9-5 20:16:08 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
硬件平台:omapl38F核心板;6 h1 f  i4 T. o: `$ q
复现方式:按照pdf:omapl38基于emifa总线与FPGA的通信测试进行例程复现,并将写数据部分提取出来进行使用;
# R" ?: T/ L# b% c- l7 b问题:在对fpga这边数据进行抓包观察时发现:
! L( q8 S# I' p, @1、16根数据线仅有低八位在使用,高八位置一,当传输16bit数据时,会将两个字节按先小端后大端的顺序从低八位数据线按序输出;
7 z6 X" W3 H7 \( I+ {( O2、同时地址线只有addr1,addr2,addr3三根是有效的,其他线长期置一,并且地址线并不随数据变化而变化,而是每隔8到11个写使能而进一位;7 s3 p8 Z+ `1 R) g7 d1 k
3、emifa_clk时钟线并不能作为时钟提供给fpga,在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高;: @9 v8 ^" W' C) g1 ?0 [
4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系,请问arm与fpga通信时这个时序是什么,同时其依靠的时钟是多大,还是114MHz吗?
/ ^: F7 S9 d" m8 A  ^

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
沙发
发表于 2018-9-7 15:39:11 | 只看该作者
你好,针对您的问题有一下疑问:
# K) S: V5 O( Z& s5 `! r: w5 A
6 P  K) L* k" n1.请问你使用的程序都是用我公司提供的吗?还是自行有做修改?" r8 n7 U, X( ]9 {# N+ f; P+ G
2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配?
8 {& C* A* _* N, h$ y' f. D9 z* e: R/ @6 C" d
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
板凳
 楼主| 发表于 2018-9-7 16:26:05 | 只看该作者
Tronlong-陈工 发表于 2018-9-7 15:39
: B, R1 B  Z% K. p你好,针对您的问题有一下疑问:
& X# O, n2 j' }( x! d; z$ d4 M# _: k0 ]; }8 k% |- y  Q' Q8 m0 x
1.请问你使用的程序都是用我公司提供的吗?还是自行有做修改?
9 t' E& E; C: R2 s
使用的是arm的例程tl_devmem2(贴的图是修改过的程序,写使能中间的长时间时序是由于arm端打印每次数据造成的);我没有用核心板上的DSP,只用了arm和fpga
回复 支持 反对

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
地板
发表于 2018-9-7 17:06:59 | 只看该作者
数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》
0 u8 q* K% b( e2 |  t3 {. k
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
5#
 楼主| 发表于 2018-9-7 20:43:44 | 只看该作者
Tronlong-陈工 发表于 2018-9-7 17:06  I8 x' w; \! Q+ |: I/ [
数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

4 K, H8 |3 ~6 ~就是按照那个文档操作的,然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象
3 k/ I0 [( r* X
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
6#
 楼主| 发表于 2018-9-17 17:09:55 | 只看该作者
Tronlong-陈工 发表于 2018-9-7 17:06
% U# @! j  u8 X/ D  k, T0 y数据的问题核对过ARM和FPGA端的数据宽度是否匹配?光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

! ?. [7 T: j5 l' y# e% y4 [陈工,这个问题咱们创龙有没有解决方案啊,为什么ARM和fpga通信时只能用8根数据线啊,而且地址线完全和数据不匹配,而且arm进行写操作基于的时钟是多少啊?麻烦您解答一下呗
# m; J( F3 W3 S  S* u
回复 支持 反对

使用道具 举报

3

主题

524

帖子

2083

积分

创龙

Rank: 8Rank: 8

积分
2083
7#
发表于 2018-9-29 10:46:15 | 只看该作者
您好,您如果是按照我们提供的例程和文档进行测试的话,测试的结果如果是不一样的话,您这边可以截图过来看一下。
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
8#
 楼主| 发表于 2018-11-10 16:06:15 | 只看该作者
广州创龙莫工 发表于 2018-9-29 10:464 u4 V; O$ Q8 G7 Z% W* _# T
您好,您如果是按照我们提供的例程和文档进行测试的话,测试的结果如果是不一样的话,您这边可以截图过来看 ...
* Z: ~; I0 I4 W: V6 f: E0 F3 s
采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。
- |5 y4 X; r2 k$ h- A4 L. ^, |$ S! Z$ q+ E( @: @1 S, [( U+ n
现在遇到的问题:8 F( ~/ i+ _2 n1 d2 `
1、16bit数据线高八位没有初始化,传输只采用低八位数据线,且16bit的数据会在低八位数据线分成两个8bit数发出;$ F. T: w9 r9 j* H
2、地址线仅有低三位初始化,且变化方式与读使能不同步;emifa_ba1无变化;
) H" w0 m' s" }/ o' I( a& d
$ r7 q' v" l. ^0 M  h现象:
# B4 S2 L) j( j" `1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象  @' y1 t# N- z- O" k
G:\EMIF问题\输入(m52428)
% C; g4 _, S, Z* C9 t; k: KG:\EMIF问题\m52428addr
  ?" T; \/ s, k6 E2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象- d9 X- l9 V: X' {: h$ n
G:\EMIF问题\输入(h52428)G:\EMIF问题\h52428addr
6 v; g4 y% O9 C+ I% y
回复 支持 反对

使用道具 举报

4

主题

21

帖子

138

积分

注册会员

Rank: 2

积分
138
9#
 楼主| 发表于 2018-11-10 16:09:43 | 只看该作者

4 }- r/ N4 K" `- f! B# U- M) G( }  y

0 f+ U& [! ~9 v$ r: [) A: |  Q: o# W4 j# y2 k0 w

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

17

主题

193

帖子

1628

积分

创龙

Rank: 8Rank: 8

积分
1628
10#
发表于 2018-11-22 12:02:47 | 只看该作者
你好,emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外,需要加载这个驱动:tl138evm-emifa-sram,还有两个情况::1.tl138evm-emifa-sram这个驱动有bug,导致地址发送出错。2.FPGA端的程序也有点问题,频率太高,通信会出错。。以上的问题我们会在V2.1版本(目前使用的是2.0内核)更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五(11月30日)' u' R6 l. h4 n; W

5 U% ^: }/ E+ U) _  s* Z: k. O, G: k! w" y/ s
/ f- m: |. L4 t8 h

本帖子中包含更多资源

您需要 登录 才可以下载或查看,没有帐号?立即注册

x
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2024-5-5 19:38 , Processed in 0.049299 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表