MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
) z0 U& m) P/ S  X: Y. t2 _5 ]6 xinput axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
* e1 }% x1 M0 i

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
6 Y/ r! x$ k6 iassign mcasp_ahclkr = mcasp_ahclkx;
) u6 y7 b" e* i5 V; zassign axr1 = axr0;

. U- z: \! v4 n" Z
& R6 I. ]& l# K1 f" w5 Y

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

5 L/ _8 Z# J1 F" r7 q. [/ y, b

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 P5 x; w( P3 D* e( mMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
: a7 O& r" d* Z9 r: t5 EMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: \# n3 h* \+ {6 U. JMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
6 q5 {7 c. ~/ x4 b) M' U% a, p2 I7 YMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
  j# U; h( K2 _4 IMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
; v2 U" Q% s9 L* gMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
; i$ X, x0 i4 F0 k1 p% s4 O9 |$ @0x00, 0xFF);

/* configure the clock for transmitter */
+ }) A2 H* S) D1 X. T- _7 |McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
2 R# ?7 T) u3 a# @4 H8 H/ qMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
7 |$ {+ {% {  c1 eMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 Y; q( x9 U, N% K* ?$ I0 k& u4 d0x00, 0xFF);

, ]0 {* U& b$ K: ?/* Enable synchronization of RX and TX sections */
+ n" X8 p: a9 HMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
; Y; {, P- k* ^0 a2 Z7 |& g** Set the serializers, Currently only one serializer is set as
1 h6 V' O9 z$ K7 V5 a/ v  i" b** transmitter and one serializer as receiver.
0 ^! X( X8 w: J  ]$ G1 v4 U' I- _. Y*/
. W# U  U! `* Q0 CMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 Q6 W6 K! Y' ?0 oMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
% G) G3 n6 y, [1 E1 _+ g** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
& ]) O/ z. a  v: E*/
  u& T7 _( q1 e, c4 }McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
1 b0 ~! k) R" t  a' }McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
! c! w1 R# j4 kMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
. x5 e: d8 z# M- H+ L| MCASP_PIN_ACLKX
6 u% k/ H7 ?* P. t* N| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 F$ |2 \/ \6 }$ M7 D+ x  v2 o3 R| MCASP_TX_CLKFAIL
3 h7 z3 Z( w9 b. w& t| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
# o& i* t" ?: `+ _2 S& r| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
' L% a5 E2 Y* o! S}

static void I2SDataTxRxActivate(void)
; Y; }# y. Q$ T( ]{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
% c3 P: c7 C8 Y. dEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
: r* `* |( u; Q( w7 Y% IEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
7 _2 r6 Q8 L( ~9 n; E/ L( z( KMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
  m- P5 N6 f& r7 fwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
: F$ j* t" l. D% ]' aMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
* p5 r! |6 H4 F+ x+ h1 D  @}

1 R2 l/ [5 Q% b8 I4 T9 g  E: z7 I

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.