MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8671|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
4 E. o; B: U& I- p0 T" d' E  Xinput mcasp_ahclkx,& m. e# z4 g' L3 Z1 D) E
input mcasp_aclkx,2 v* D" l( n' w8 J1 f* e! k
input axr0,
2 `5 Y' d7 q: x5 T% P
+ [! U4 `' K( G% Q$ |output mcasp_afsr,& p* t/ @$ B# G7 J5 u6 X2 E
output mcasp_ahclkr,
8 ^* i, {) R% S+ v/ H( e4 Poutput mcasp_aclkr,
. N0 v2 N4 h0 D* I! s; P9 soutput axr1,
4 C( G4 Z& s5 A6 }2 n
assign mcasp_afsr = mcasp_afsx;
! ]5 b9 t$ b6 i9 sassign mcasp_aclkr = mcasp_aclkx;) j2 z/ v$ _' R
assign mcasp_ahclkr = mcasp_ahclkx;
' s8 y4 Y' u) @2 Zassign axr1 = axr0;
: f! t5 _6 F. D, W
3 N" b1 p3 }7 x
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
6 E3 p( B: z: e
static void McASPI2SConfigure(void)% _/ K7 i$ Q+ \2 w+ \: h
{8 S. n+ G' P' v3 e) A: F7 v! B
McASPRxReset(SOC_MCASP_0_CTRL_REGS);+ I7 A6 }2 [: O% ~7 U0 h7 z
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
+ }% P& ^" C% }( q* k* H# ?McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);% w1 _9 S* z8 \
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */0 ?+ H0 F5 H) K+ ^& _  S
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
5 ]7 T+ ], S" o5 MMCASP_RX_MODE_DMA);5 y& r# I( I& [! m) l& ]9 o
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,3 d: D! V, P, [
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
- A8 E0 I/ x* bMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ' v/ r! M. J3 o. D, ~% u
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
( z& ?' m) \, E8 s9 UMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, , S; S0 ~3 W. i4 n1 N9 W
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
3 D, g# H* B/ z$ wMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
. D  c" |* `8 ]9 e  S6 V0 rMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 2 {# \6 E7 a$ G5 _$ E
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
$ E: s2 u& q& [) p3 u: e0x00, 0xFF);
/* configure the clock for transmitter */
- `! }4 r5 z* o, yMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);  x& k% |! i& g- _$ Z$ }# k% j# X
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
  s8 U  B9 C4 Y; e9 P: x4 SMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,8 m7 v; |8 }& B( D! x8 V, {
0x00, 0xFF);. Y$ [0 i/ b# K! p
6 m/ Z- \* ^1 X& R3 G2 g6 K
/* Enable synchronization of RX and TX sections */ 1 }( r8 G4 U& m% d( p4 o6 [
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
5 [9 m/ ^  v! CMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);9 N% C  Z- T2 i3 g- f- d! m7 C) \2 R$ D
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
; s3 \2 @2 R' C; A3 i! i9 {0 @** Set the serializers, Currently only one serializer is set as
* |9 e, @& G2 n& {0 {5 z** transmitter and one serializer as receiver.
. V1 K# y3 p: W" ~: S*/
6 Y- |4 F% M$ E0 s5 Y3 n: MMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
3 Z6 @1 D( m: _: Z4 h2 \McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*/ O5 g" H; o/ S1 @* s5 F2 c
** Configure the McASP pins
  |9 N- ]( U/ _! |; V** Input - Frame Sync, Clock and Serializer Rx
8 H7 H! e' X( v, X5 O/ U2 D% z8 L** Output - Serializer Tx is connected to the input of the codec ( o: v7 f" O6 i" s% p
*/
1 K* X3 r( J# M% g; LMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
& e7 N/ s/ `  w: _2 A1 u5 ^McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
- I9 W( ^, @4 MMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX% h" N; i+ i* `: e
| MCASP_PIN_ACLKX
: t$ M: X$ Z( I" W6 P4 s' G| MCASP_PIN_AHCLKX
; T6 a5 x' n" ^& D| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
! Y% j) z8 K2 b; s1 a" PMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
7 ^0 p) o8 w; ~% ~| MCASP_TX_CLKFAIL
; ]% l7 X$ v- Y" U| MCASP_TX_SYNCERROR8 @9 @! _* R5 W3 e) N0 N4 g
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
- X: `: a0 d! L| MCASP_RX_CLKFAIL
( n! j' H8 l( j2 v0 U: D4 B| MCASP_RX_SYNCERROR 5 e- ?/ ?" z: r3 a  _
| MCASP_RX_OVERRUN);! D0 z  z0 |, y7 }$ l
}
static void I2SDataTxRxActivate(void)+ A. \) H( v& [- H# v* i/ k
{
2 u( m# l7 u( i' {. G7 p0 }/* Start the clocks */
7 M0 M' v( A8 Y& }# D& L/ jMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);6 p8 B2 i: y3 C2 C, a
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
! T, v) `0 |! {3 tEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,1 |7 I  X: s. M: {7 Z$ V
EDMA3_TRIG_MODE_EVENT);1 k- z" F( h& f4 e: R) O. o$ G
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, : R, U" @5 c3 v# C
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */" r4 y% C$ R9 f7 }7 g8 F' R
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);3 A# ^% s; k' Y" v
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
0 T0 s* r5 Z& b. |8 [while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
5 ?. T6 N7 K3 ?+ K* ]McASPRxEnable(SOC_MCASP_0_CTRL_REGS);6 D5 S* R# Z  ?7 ]# V( \1 H, ?1 c
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);5 m- m+ h) K& u& _% P; |: k$ o: Y
}

8 `/ j: |7 v* Q+ d2 g
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

* p- j$ J, o- g% m
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-1 05:46 , Processed in 0.042241 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表