MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
0 Q: `0 {( X" Tinput mcasp_ahclkx,
, q2 |5 w2 J, U7 P& i, Zinput mcasp_aclkx,
input axr0,
- O# c4 t! d; G! N; z' E
0 P3 ~* P: D. H; {4 g) A' P- soutput mcasp_afsr,
output mcasp_ahclkr,
) C  o) b, j$ ~, Joutput mcasp_aclkr,
' Y' o* W# z; ~$ U  Joutput axr1,
2 x% A0 p% x* P8 S4 \% o

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
& N: J  m; l5 M8 z% O1 Massign axr1 = axr0;

2 N9 {5 O, v+ e1 P  Z/ j# S8 K6 S

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

% _3 X) \; r! E; P  M3 l' e6 [. r( L

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
8 Y1 y2 ^7 D# ?7 r5 _) ]! ?McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
" I& }' Z! K7 \  K: R- CMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
) `1 d- h3 r1 t% HMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
% l& L1 e# B1 t4 `! x2 XMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 x* O( U) @) Q! L7 @MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
. L1 S9 E6 f0 T2 M; o2 ~$ M; P) k0 }MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 K2 t- T- D. X& B( |McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
$ I) @6 s5 E1 c! t) c' I2 @9 O3 vMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
/ Y0 w4 Y$ ^: z( f9 yMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
) s7 [) {* y' U9 kMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
) \$ @1 L0 q( x$ `3 S: R5 v' f*/
+ |1 L0 \. ]# E7 |, [( z" zMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
4 J# u' D8 }) W** Configure the McASP pins
) A/ v- S5 m- W+ Z) @) ?" F- n; ]** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* }6 u' s$ U0 D; l. T; mMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
, O! {+ d& D4 p  G| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
: F! ~3 S! @* Y  j. E$ T| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
2 y/ z- ~" U, J. q2 H8 i! ~2 zMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
- P2 e) U: G$ q| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
. J# e" x1 E9 w  o) \3 H1 Z. E/ Y}

static void I2SDataTxRxActivate(void)
" d* v% {, X8 D( Q5 I1 S{
( {1 k7 u% v. D2 V' A; r/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
( l1 Q% Z6 E" cEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
2 G; w, P  @* Y& e: ]* BEDMA3_TRIG_MODE_EVENT);
) j( S: p% _& h2 t1 hEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
+ K0 u/ F! }$ L+ }! j% k! O9 W/ _* awhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
8 O4 l  w- q5 ]! z8 V4 u# Z2 pMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

8 i2 V3 S/ v- q* h

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

- S* [$ G% ^! n$ s8 R; y