MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11940|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,2 `- u' E' G" f: }: o" m8 U; G
input mcasp_ahclkx,
: R0 C- p7 X$ a( m$ kinput mcasp_aclkx,  T+ Q. s# v$ l! o
input axr0," q  V4 J; \: r/ h
  u! N( |: {8 ^8 n
output mcasp_afsr,
+ v' p' ~- W$ }output mcasp_ahclkr,) C; Y" D0 W* J: A, ^. |& P. G/ @" X( I
output mcasp_aclkr,0 A. b$ r2 O' h! p6 Z) l" @! W% w
output axr1,) X9 N7 A5 K& u: N1 n0 ]
assign mcasp_afsr = mcasp_afsx;
6 |8 n( M. m- u9 r6 r9 u; {4 dassign mcasp_aclkr = mcasp_aclkx;7 a  u! ?' x) {" ]; L& h1 L, a
assign mcasp_ahclkr = mcasp_ahclkx;
7 y4 u  V; a5 ?* S9 Xassign axr1 = axr0;

$ r/ w, h* O9 k$ {# S' n' T# G, X  x6 a( W
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

9 j3 W/ u3 \6 U, u8 a$ o+ m# g. O
static void McASPI2SConfigure(void)& A0 c+ W+ ~: ]/ S+ }
{
) [$ M9 p$ Q0 h2 D5 n1 A- W# g) E, VMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
) h# p+ _% H/ V( X* PMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
/ r! s7 q; e7 W: IMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);7 W0 }3 O/ l  I; h) V
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
5 q! p; z- d  l1 K& CMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,9 _$ P, ^3 ]( w" y. b# U9 N" a
MCASP_RX_MODE_DMA);; \5 P" [! I7 S& j) _
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 T" X" U0 L, o2 q) @9 _/ t, {MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
( X# M2 V3 [6 RMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
5 t9 }0 y# }; C" hMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
( g" v+ e& x3 P) ?* L  S+ ~McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, * X7 k/ ~+ v. x4 ]$ ~
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
/ i( r- A- o1 t" W1 d3 c- GMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);( T! y1 n* I7 X- z' L+ F% [( @3 t+ k
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
, D7 o& ~0 j6 w6 ?4 `  ~McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
* a7 g5 t: q, R) N+ ]" _0x00, 0xFF);
/* configure the clock for transmitter */3 v; `9 M0 i; E$ G! |% j
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
; Y& j# t* \& J) R& kMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 4 A' j7 I, F$ ^# J1 G" e4 _, J; `3 q
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,1 c, h+ _6 W- p2 H
0x00, 0xFF);
" R8 l' V$ t8 m6 \( E$ N  E
) l8 B& [# [; b) C2 E; [- u5 j* q5 @/* Enable synchronization of RX and TX sections */ , F! [; |$ H3 E
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots *// x9 ]( W" n' W  ?
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
% L' `7 j% p' tMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
$ `" p! n. V0 z# ]1 y2 K, v) p** Set the serializers, Currently only one serializer is set as* X5 g0 s* t% j" Y
** transmitter and one serializer as receiver.
4 V' a# T3 R- L*/- _& N5 Y7 ]) S- `* y. ~: B
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
# V. ?! J# F; zMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*5 B0 @4 M' ^! ?. c
** Configure the McASP pins
& {7 k3 ~4 s! c9 n. U3 @** Input - Frame Sync, Clock and Serializer Rx
! D) d' D3 f5 y* p0 z5 s" F- [** Output - Serializer Tx is connected to the input of the codec 1 E- h1 x: n6 w" H: n/ b
*/
2 n" B. _9 H$ s, j% S' WMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! d7 H; E0 U1 F+ Q& X0 zMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));" e$ L8 `4 V1 z+ O1 l
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX4 ~, Q( Z0 Z+ r5 L; g
| MCASP_PIN_ACLKX
$ h" v4 I. K7 R  U| MCASP_PIN_AHCLKX8 J% s9 _! q7 ~( L
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */+ W' g8 W. @' I  s; _& ]
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
1 j' o7 |  B. {) v. k| MCASP_TX_CLKFAIL 7 O, @3 L6 s* ~
| MCASP_TX_SYNCERROR
6 @$ y, B0 h8 ~| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 6 j" d. B  S5 K5 X' U
| MCASP_RX_CLKFAIL
' O8 P- b5 Q" E| MCASP_RX_SYNCERROR ( n6 ^, O( f. h0 l
| MCASP_RX_OVERRUN);3 y) u' d, C# ^# {
}
static void I2SDataTxRxActivate(void)
# q) z0 l) b( b& ~8 l$ }. a2 f) Z" E{( I0 b$ K4 N4 F  c- c+ V
/* Start the clocks */: w/ z* m6 z9 U
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
* e- Y3 x( {8 D) b& o9 N# UMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
# I2 P) @3 j/ v0 X) WEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
2 n* p( O1 U( |( v, dEDMA3_TRIG_MODE_EVENT);
! q  x. L" y& vEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  \2 k: |0 P; `4 Q9 M# P0 gEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
1 O3 T; C% L5 m- O3 ]7 GMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
" D+ K7 U# W0 rMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
0 J8 H4 N% J# @3 E( Fwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
) s/ W8 O* Z# a) E: CMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
5 h" _1 J' u1 L8 LMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);6 D  J9 I0 H) L+ C( Z
}
2 r+ W* q+ G5 H$ }, w: ?7 s' H6 H
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
6 U3 q; x8 R. t
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-21 05:04 , Processed in 0.039563 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表