MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8525|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
6 W* {$ G1 S/ D8 L6 Dinput mcasp_ahclkx,
% ]# ?9 L3 R" x. b. n4 E9 H; Dinput mcasp_aclkx,
- n# z; a% m' ^; Binput axr0,
" b. A2 V6 O6 V) H% s. V+ X$ ?$ Y# `/ j2 a) q2 Y; ?3 }  y
output mcasp_afsr,
, H! i. m* ~6 V' R) Y' L. C" Aoutput mcasp_ahclkr,, d, f4 M- J; p1 d
output mcasp_aclkr,+ ^$ d1 e  a5 m6 x+ g' r, c4 H
output axr1,
" G2 T: C$ b6 ~. H1 Z
assign mcasp_afsr = mcasp_afsx;3 _1 o6 F7 W; u. x2 n5 z( c* l
assign mcasp_aclkr = mcasp_aclkx;% U7 l* ~# _. q1 R0 J' K
assign mcasp_ahclkr = mcasp_ahclkx;/ [& p. T4 A7 x# R+ p4 C
assign axr1 = axr0;
5 d) e- q; E# S% A

5 H3 G4 I& B8 r* e! ~
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
* \$ n3 m7 B+ ]6 _: J1 F; U
static void McASPI2SConfigure(void)- G* m" S" j7 ^9 M7 S: t
{/ r; r6 n  Y+ @4 d) ?) U) H
McASPRxReset(SOC_MCASP_0_CTRL_REGS);1 v* d7 g0 @0 C+ k% \5 y, f) \
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
: {( X1 i2 D  f. u  ^McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
" L' G! O( i7 H  M9 sMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */# h6 X7 N% g3 d6 k7 ^5 s7 f+ }
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; K- I6 L" d1 y( J" t0 wMCASP_RX_MODE_DMA);
) U% z! T- {2 d+ [McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: V1 t) o% b+ t$ ]MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots *// x; T) Y/ x3 S3 F* j
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 4 q1 F; w) e% ?7 |
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
6 S! d6 b& D4 @. I) o6 J2 HMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ a' F; L2 X' I! K% D/ CMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
& ?" g, w3 Y$ O8 \McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
3 E" Y* s# W" z9 m1 O* N; XMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
. R+ s! R5 Y9 N2 mMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
5 F+ X; q; L  \0x00, 0xFF);
/* configure the clock for transmitter */
% X6 @: T. w! x" wMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
9 t7 E) Y8 F9 }9 l. H# d' aMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 7 {3 h" E$ V8 h$ P7 g
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,) _/ i3 [6 U5 i/ s) h3 h
0x00, 0xFF);) Q! M2 X: g4 G$ {; {' M, c8 }1 ~8 F
1 F- H" o. }# a9 j
/* Enable synchronization of RX and TX sections */
3 _' Y8 x+ r' ~6 t, fMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */9 j3 `% b* n: t2 y5 I
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);- c' x+ y. R6 f# E; _& [: t* x
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
5 F, G: i8 G% q# c+ `( w** Set the serializers, Currently only one serializer is set as
; D4 [$ S9 {0 M3 @  ?** transmitter and one serializer as receiver.; Q: D  Y8 E. D
*/
7 L, l+ I' L9 c( zMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
" C: i, C7 }6 I8 j) J8 _; \$ n5 qMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*+ U! B+ A3 W5 I9 }, |
** Configure the McASP pins - |$ b0 B% E# h9 q8 ^& w, i
** Input - Frame Sync, Clock and Serializer Rx
9 n5 X1 D/ p3 Q$ J& ~. X" R9 g. C** Output - Serializer Tx is connected to the input of the codec ! t: m8 D) g3 e) Q6 O
*/1 C+ G! i8 ^( F1 N
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
4 _! T( w" [  P8 }$ Q3 L2 rMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));3 n* _8 t! p8 s5 x# N
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
% Q% C. L5 n4 c7 E| MCASP_PIN_ACLKX
& g/ O* l! D8 u* F2 G| MCASP_PIN_AHCLKX
3 ?0 d2 k$ l/ {. |+ B4 x0 p- t  ]| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */! n* m, _/ I9 D. O
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ; e+ _; w9 P; ^! [9 e
| MCASP_TX_CLKFAIL
- F3 f# y) n/ W8 J/ m| MCASP_TX_SYNCERROR* j0 p) c9 f+ z8 N9 G5 L
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 3 e* C: [3 i  o. B$ W
| MCASP_RX_CLKFAIL, p5 [4 `+ z7 Q. v5 ~# ^
| MCASP_RX_SYNCERROR 8 H& S# {( D8 \: d: ~. g9 G
| MCASP_RX_OVERRUN);. c! T4 ~1 h' L) U
}
static void I2SDataTxRxActivate(void)0 ?! H# ]: V1 d# c6 G, x0 p+ }
{1 [% I, l! V, Q1 y0 X7 S2 X
/* Start the clocks */
  D4 u/ u2 e- I! k7 v  FMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
) ?" U: O% o6 l8 `2 j- kMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */% U4 R: s& E6 U) l$ L5 C9 _
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
4 |% z  b  n; {EDMA3_TRIG_MODE_EVENT);
3 N4 k( F4 E5 L* d* UEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
, G' A2 i9 A+ q, G( {4 \EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */, s1 o  s1 b- t5 V: b
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);0 k- C- e$ Z- A- |
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */! n- e; N7 D3 H( z
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
, R* Y4 m) p$ p4 i4 \McASPRxEnable(SOC_MCASP_0_CTRL_REGS);0 a& d, N. d3 {
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);0 Q! y3 A% Y  o. H( q0 p
}

3 V& U) J6 O  j( \! y
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

) i2 o. h; Y0 g' M1 R; c
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-11-26 05:27 , Processed in 0.039924 second(s), 26 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表