MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
/ t9 I, i' Q% A+ uinput axr0,
6 Z; w( U/ D9 K3 B" V
2 x/ e. N7 Z) r+ H" houtput mcasp_afsr,
output mcasp_ahclkr,
# w. K. V. R  K$ C, x; Voutput mcasp_aclkr,
, Q. I8 |8 A: g+ g# Uoutput axr1,

assign mcasp_afsr = mcasp_afsx;
9 ]: d- b1 H* Q7 z, Y7 zassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
) R& u0 G' U9 C+ C0 L8 Y0 zassign axr1 = axr0;

$ @1 {3 ^; n1 I( l* F
4 N3 P( k* l0 j

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

- I: r3 `% G) n# o, a

static void McASPI2SConfigure(void)
{
/ A! X7 w5 p! D- D  |" [McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
: o# i' q! c  @% k* CMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
0 \" U4 G) W1 sMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
7 Q) ]$ d3 a7 ?& a* oMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
( X8 V' ?" M% W0 uMCASP_RX_MODE_DMA);
6 }) ^( s5 U- B$ ^/ EMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
: v1 T  a1 [3 mMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
; T/ U+ q, }: J. eMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
0 r; U4 S9 h3 ?1 m: C& @0 zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 ?+ X3 i+ K- WMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# F- x; J& J6 s8 s6 kMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
3 g  w- h; G0 J& bMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& X6 }1 ]3 Y/ L  l' o0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

8 \4 C5 v8 C8 _/* Enable synchronization of RX and TX sections */
" p8 A; |8 O1 [: s8 f# _. j) zMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
% x" w6 a; _, b2 l; xMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
2 G) w+ U; {; u0 m( j" P1 rMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
9 v* b- U) u6 w. ?; l  c2 [1 d** Set the serializers, Currently only one serializer is set as
& y* \2 a  m  ^** transmitter and one serializer as receiver.
*/
3 k$ ?2 |  j- M+ ]$ Y8 SMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
; r) H8 [) i. T** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
. p. n$ n  @! }$ b4 w2 d6 k*/
) d/ \4 e" M+ }McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# q( L" `  ]& X* |$ z5 d2 X& a| MCASP_PIN_ACLKX
! [$ g& N, x% M5 o| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
: o+ N1 u$ p! c+ o& YMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
9 T! r% M* O' G7 c: X4 J| MCASP_TX_SYNCERROR
! `& u+ e; v; d! S* y% {. ^5 ^0 z| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
8 d7 H9 c: q% z9 j$ q% }' @5 u/ Y. o| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
/ Z' k9 _0 r. b0 F4 i# `( l* M{
0 |- [0 O* R5 ]0 a6 s" P/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
) H# K+ j# G0 \1 hMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
, h7 o, h7 V: u- z: a: J5 DEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  b3 s+ |) ]$ K8 sEDMA3_TRIG_MODE_EVENT);
) U  P) S* k) Q6 _EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

. t$ a$ \1 V0 z* z! Q

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

' Z: r# J- h8 ^5 W3 g