MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10316|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
6 L/ x0 J  r; @5 b( v  h) T5 minput mcasp_ahclkx,/ w6 c2 S1 a. O- z' m8 I4 X. U
input mcasp_aclkx,
# q/ O# d2 N8 {! Q; pinput axr0,) \+ i% g/ O9 I) l2 j% V
( d3 ?0 h9 E  {+ W: ]8 b. G1 o- E
output mcasp_afsr,
; H* f, W0 d% ooutput mcasp_ahclkr,4 v6 [) K. a0 P4 n% [% E7 D
output mcasp_aclkr,
) p1 N1 K/ t6 L7 {8 toutput axr1,( {7 e) Y0 Y7 v$ e' j$ V# Z& l
assign mcasp_afsr = mcasp_afsx;$ Q  d$ v0 a8 i# r6 e4 y/ }+ R2 I7 ]
assign mcasp_aclkr = mcasp_aclkx;+ e! g' f  U" k+ k
assign mcasp_ahclkr = mcasp_ahclkx;
4 G" M) {& C# x& F1 a2 ~% Passign axr1 = axr0;
8 Z8 c1 x* @) {9 L' @: R9 s
% k# O- H* P9 Y& l. @+ v
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

6 J3 I, j- O6 s' w
static void McASPI2SConfigure(void)
4 L' W1 L  \4 p* ^{8 u/ N" Q$ f' l$ i' }# P  ~) x
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
: x# o& G6 t. v$ n/ o. A6 HMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */& @6 y$ p. ]. |6 C
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: d4 W" s3 f& ^3 x& D2 z& sMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */9 C$ Z, |4 W/ G7 v2 L- N
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,- O" ]# c, @5 Q- i2 Y! @- w
MCASP_RX_MODE_DMA);' U- v  s1 a* U1 K; Q9 A$ {
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,1 O6 T  S1 B$ Q) F& x* a: h+ Y( p
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */( ^) U/ g( }1 ~" j7 G5 Z0 Q! p" F/ ~
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ! {# K6 T7 U$ _8 {& ]! y1 [" @. \
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);/ \( i# \/ I6 P0 x" Z( Y* s
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
! \( l9 s/ n7 v) j$ B, {5 N$ \& N" N1 pMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
1 R: _+ I; U9 k: k0 A6 P2 iMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);. K0 B3 P- x1 z7 R& T2 k
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ' s& R' F: m( l* ^
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,$ W- N# @7 J  S1 V
0x00, 0xFF);
/* configure the clock for transmitter */
$ @7 c6 G6 F; VMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
5 t1 _3 r- K8 {/ v- H  @McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ! l) b' G$ U+ V8 _2 I
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. v& V1 Y% x8 ^  J7 U0 ]6 ?0x00, 0xFF);9 @5 s% ?0 \+ K9 J

  B$ r7 l) y4 g, v( u/* Enable synchronization of RX and TX sections */ 0 c! Y' a3 W4 m5 W. J) T0 G
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
$ O: e& l! T/ j: C6 `McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);7 d9 J; @% e1 E# Y$ J! m8 g* J
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*4 `1 A2 C  O4 ?4 \/ M8 N
** Set the serializers, Currently only one serializer is set as
7 Q- @$ P( Q. Y5 h4 A8 ^- p3 g** transmitter and one serializer as receiver.0 U* E) _- `! X
*/
" y$ `6 E( j5 |- |, VMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);+ }' I$ Z' }8 _  Q8 L7 ^& t+ T
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*, Q) P& Z8 J' J3 N# A5 H0 X
** Configure the McASP pins 1 X! k9 ]* t, e
** Input - Frame Sync, Clock and Serializer Rx$ v3 u5 ]9 G' J6 y: U7 E
** Output - Serializer Tx is connected to the input of the codec
& U4 O( s. X- I*/
& O+ ]" r" o: u  U3 kMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);$ T- M9 T9 K* w2 i; M0 D
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));5 k8 H9 g. X2 E: g
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
0 v7 ]* p* p! O, |6 ~+ P| MCASP_PIN_ACLKX$ O6 I6 ~% K0 p0 y2 d
| MCASP_PIN_AHCLKX/ I; ?: V# ^; A& l
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */0 ~' ]5 q- r! y' x1 T, l; f
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 0 a4 P. _- ~8 J9 R; q9 k
| MCASP_TX_CLKFAIL
$ r) q  F/ ~3 a% j| MCASP_TX_SYNCERROR: {  m6 I; w8 i( {
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
* w( U' J  P) u5 _- w| MCASP_RX_CLKFAIL. Z7 R8 ^/ p8 N6 N6 g! M7 r2 |- [
| MCASP_RX_SYNCERROR
" B& j& o3 @  @6 U. k8 g| MCASP_RX_OVERRUN);
9 l% A! f2 S) n3 d, o2 X}
static void I2SDataTxRxActivate(void)
4 n) d% y$ `8 M8 ~{
  i- {: ~; G; K6 `/* Start the clocks */
- v& r1 J+ b0 b$ d; g: \2 X" ~McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
$ A" q+ c, T' A  \7 [McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer *// }/ \% |* s$ G3 a3 V
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
7 F, x, P# G9 j5 e# oEDMA3_TRIG_MODE_EVENT);
- T6 P# m- e2 ]7 D: x$ c' }! nEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
1 K, T$ {8 S1 C2 q1 w1 y/ a  ~EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */2 E0 F* v( K0 B
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);- L# L& p! P0 p2 n" e, i# x8 j
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
9 n! m! v- l6 j  K$ m( dwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */  w  f! M/ D; q
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
& v0 D/ o# e2 [- y) ^McASPTxEnable(SOC_MCASP_0_CTRL_REGS);3 G6 ~* {1 p0 F& U+ i" W- P
}

$ t" ~: ~7 i9 h: B( m# P' x& b' r
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

: z. p) y+ u& T
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-3 12:52 , Processed in 0.038353 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表