MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11551|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
5 I' F% T+ x9 H. ainput mcasp_ahclkx,) {8 w5 f& U4 D3 p
input mcasp_aclkx,- p: b0 [1 s2 |1 N* X
input axr0,# Y9 @. T% j) x% Y6 c0 V0 l

1 R' M' i. ~3 |! N) W+ x1 C5 uoutput mcasp_afsr,
& ~/ d/ C7 l9 s8 coutput mcasp_ahclkr,
. Z# T' @  x' h. foutput mcasp_aclkr,
$ I0 w: [4 A: b3 }output axr1,5 A. S6 G$ L6 o8 K8 @1 J3 B
assign mcasp_afsr = mcasp_afsx;
$ }: C' i" l- Xassign mcasp_aclkr = mcasp_aclkx;
; c1 D' Y6 w7 W! A, p/ passign mcasp_ahclkr = mcasp_ahclkx;
5 Z% |; E7 W6 |: t1 R$ ~assign axr1 = axr0;
3 ?* Z4 c6 y3 p" z

' ^& ?. q) l2 C
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
" y, W6 m2 z9 X3 Z/ H+ z
static void McASPI2SConfigure(void)5 V5 M1 ?* f& }4 G
{
" b6 {6 q& b" l$ ^McASPRxReset(SOC_MCASP_0_CTRL_REGS);
# {/ R& d0 v4 ^7 JMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */1 T& t' [3 W/ m* j+ F
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
+ J) P! X1 m0 z% k' u$ c2 VMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
" ?+ b8 i0 e0 |" t0 h% U! G4 qMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,5 J) \; a) y! F  s2 @* @
MCASP_RX_MODE_DMA);4 d9 I$ b* L# Z' B5 }
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
3 j: p8 d2 h6 f4 R% S* GMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
+ a0 C" k/ T. vMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: ~+ O0 a: t: V) H- a/ WMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
9 V# ^5 M1 `$ t  XMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
  d: |. i2 r4 s3 sMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */2 d+ H  F5 i4 u0 F: f
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
) M+ O, J1 x% z6 M. zMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); ) f) a2 d* U* `" c. X5 ~1 i
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,/ R4 x" a6 l. V- O( C
0x00, 0xFF);
/* configure the clock for transmitter */
" ^3 T% z9 e% b$ q# [% ]McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
, t, A, ^2 h9 Z. IMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);   k7 w, l& D" \" a
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,- t6 v. Q( r9 W' \
0x00, 0xFF);
6 l) }! e5 P( M1 L* L
: g- c, Y0 H- b3 ~: p$ ]. [/* Enable synchronization of RX and TX sections */
, ?+ t2 a  i- E2 Z% e* w& aMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
0 Y" }7 [. j0 Q3 S) O7 K6 r( _McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);! Z  T0 \  B# ~, Z/ a. t
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*( F" }* k$ n& |9 P9 b4 _* j) r
** Set the serializers, Currently only one serializer is set as
; J, j3 A1 e) U! Z* s** transmitter and one serializer as receiver.' ]; A6 W7 j4 e- ]0 M. G
*/
3 b  H' W" ?4 N  i+ g5 ^; RMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' C! G; ^! ?1 ?) B8 d% FMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*9 j9 J& G: j; |% [
** Configure the McASP pins
! M6 }! O' P* h  f** Input - Frame Sync, Clock and Serializer Rx
! j/ [  M+ G: U' n1 @- G) q** Output - Serializer Tx is connected to the input of the codec - s, w, k' q6 R7 k) c
*/
( S& R0 G$ p' f, X! ~# V  ZMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);* n0 V$ k9 I4 X' A! o% z
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));) V9 W' d, t/ Q2 H  w' K. f
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX: e) c6 b: i1 Q* M( z
| MCASP_PIN_ACLKX# H: x* c. l9 }9 K  a! M
| MCASP_PIN_AHCLKX1 ?6 X2 I& x5 B# K7 s( t0 V
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
2 b' _& z: A. `8 ~  B4 ^McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
7 `$ `5 Z: x7 D2 j- S0 M| MCASP_TX_CLKFAIL
; s! f+ N- H0 H# w. s  u| MCASP_TX_SYNCERROR
2 f1 j6 p; x: s7 ]% E| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 8 W1 I/ g" ~$ e% S6 D& w
| MCASP_RX_CLKFAIL
! j# L- i* k, i9 {5 q5 C. Y| MCASP_RX_SYNCERROR
3 H  Y" \4 d- h3 Q0 l% H| MCASP_RX_OVERRUN);5 M% u1 K, b' f4 w, t
}
static void I2SDataTxRxActivate(void)
; u. U- ^* S- h! M4 b2 `$ j{
, i2 t* S$ ]: A* t' f* k: F/* Start the clocks */
3 q/ @3 q; S+ R2 FMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);6 w/ q$ m. \% L1 R2 u' @7 h
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */" k7 f) i0 O' d) t" a# [- j
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,! V* }) B# p9 r+ ^( Q
EDMA3_TRIG_MODE_EVENT);
2 I( b/ B: U; _+ y  n& oEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, . f/ y9 Q9 |& L; j
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
. T9 J/ b1 O1 O% f& a+ f6 k2 l7 `$ J9 r7 hMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
" K- L/ O/ U: E! {McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
4 f4 K0 p' N' G+ r4 Owhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */  X1 h; L4 G" @6 d& A# V
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
* ^/ ~( T) ^- ~" r9 k4 PMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);( x5 {  i: u' Z' U1 H" K6 D
}

9 ~5 U6 z2 q1 J1 j. G
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
& v& Q& ?" Q& L% z+ e0 r, c8 P7 J4 l
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-8 16:00 , Processed in 0.050373 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表