MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
2 l+ l1 `% w; a( k  _output axr1,

assign mcasp_afsr = mcasp_afsx;
0 K/ n$ d: w$ w1 V+ f: S* W  }+ hassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
4 Y! u. }/ c( H) E/ ]assign axr1 = axr0;

6 ^+ z+ V  ]" s. F8 B! J

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

! q7 O$ Y- {$ ]/ W+ s/ I

static void McASPI2SConfigure(void)
3 @  f$ q# e: R2 z{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 G' q1 K+ Q" @/ u6 p" K4 ?McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
/ q  f# g  E1 ^, z6 w4 J5 e" ?McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
& x9 g; k" H# q. A+ L; IMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
( S$ F% Y; x& d2 `* }5 H) zMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 k1 @, N" s. h& K! IMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
  g. _8 U, D' t6 M0 Z8 y. cMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
% x! t- h5 y' a. Y6 l* |! ]& LMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
8 z( N. K: H- ?5 f$ x3 }McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
8 F8 b1 U& W$ s5 {9 O" l" Z( ~McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
# H- t& v& P" h4 |- F6 P0x00, 0xFF);
% k& J2 u* i9 ]5 d3 Q
! F$ `3 [$ _# l, X  o/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
. T) ^( V8 \$ S- g. G- t0 K+ {McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
3 O' A/ u7 p6 O& X* F+ z" F** transmitter and one serializer as receiver.
*/
, }6 a- _4 }( d' u# y8 pMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
/ M7 c, F! K1 c' z+ K; s0 i6 t5 EMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
; e4 t  b/ g0 X- P** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
* e0 x; I6 ]1 |0 A$ S** Output - Serializer Tx is connected to the input of the codec
*/
2 Y! O* l. v) P! v# W8 {- [McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
9 g6 Q$ d; ]& ^/ }2 KMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
8 `! f  N' H& r' _9 w5 k| MCASP_PIN_ACLKX
6 Z# D( ^& @" }0 G: h( |+ f$ l| MCASP_PIN_AHCLKX
2 T) r- l9 Z$ P5 u| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
# g/ P9 e3 q* F, oMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
( g# \" J% ?: A0 s8 C. u| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
) v4 r- S1 M# ?$ ~$ `}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
$ _% r0 ~2 `4 A* l9 v1 g( |/ S0 |9 oMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
! e+ V# D9 a' e% x0 kMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
" l; @, \) i1 q' z# yEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
! z( r. U. v6 U' [( r2 lEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
  _& G9 m. c: O5 Y! G6 r/ OMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
& _2 I5 s4 e: z: cMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
/ z% z% z% b2 r" b. s" l, `4 l}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.