MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
+ E9 Q% T# M& Dinput mcasp_aclkx,
' f( m! r' N0 G: @input axr0,

+ f# ~: B! \  T, @% D+ k& ~output mcasp_afsr,
- E4 ~- i* a$ D; ~3 Z# ]- Koutput mcasp_ahclkr,
$ H7 a/ |9 r& S3 ooutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
) b4 U; `6 B3 k) qassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
6 c( ^, k" o8 Bassign axr1 = axr0;

9 U# C' W2 w6 R$ l0 g# v

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

; Q% U5 D! ~0 n$ m

static void McASPI2SConfigure(void)
, B7 H9 J2 b0 P8 p2 s{
0 N) F& v5 a' Q9 ^. `: \% j' JMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
: g, h4 N. G. L3 wMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
, o* c  p1 t  v' X6 w/ [) rMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 F; D1 y: l1 m2 V3 d) ^MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
' M5 ?' L6 w- {5 E' AMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
: ~. b* o5 S4 Y) z0 ?( ~McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
7 P1 `. r, M, i# ]/ d" f8 i3 E! S1 J. ]McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 c9 z9 i% p% n" _0 lMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
3 D$ Q, Z( ~  B" c( r
0 i7 z3 L8 n/ ^* p/* Enable synchronization of RX and TX sections */
$ w# U/ J/ ~3 F) \% `# q" e9 }McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
+ t! b" C- e8 TMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
0 i8 b+ Z- q% y1 f3 d  ~8 gMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
8 l7 ]4 a4 v! Q/ S** Set the serializers, Currently only one serializer is set as
9 t% c2 ~0 H+ x+ e& Y$ f** transmitter and one serializer as receiver.
6 s* N) M2 }3 G4 {$ j- m*/
6 B& ~' e3 ]# `; P4 c' yMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
' P' M4 \$ h% B5 k7 ]McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
) Y3 H9 c" z% K( C( j*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
5 w% c  X! Y0 x0 |/ w8 cMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
. T" z1 X) t) i. g; d( z0 GMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
; a" ~  C  d" d- o$ E* a| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
! B" F7 p2 z# b$ C; p; q| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
8 V( @1 `7 Q1 q8 a) w" H2 E) H: V| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
4 p: ]  N/ P7 F2 B| MCASP_RX_CLKFAIL
! z! Z+ \% b% m/ e3 b1 l  h! c7 a| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
3 s: L7 c+ x* X}

static void I2SDataTxRxActivate(void)
{
; e) E+ H6 j9 R/ p/* Start the clocks */
3 o+ z5 I* i- L. [  D) o8 M3 A3 VMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
3 J3 |& q9 b4 j+ n3 FMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 g/ D0 J. X: _% REDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
" q, c$ m1 M& v2 W9 ^while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
2 A8 |- q" c2 \5 HMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

# q% Z+ n! b) K+ _& d: _  Y

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.