MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
- A% Z# P* c' X+ i  o8 ]input mcasp_ahclkx,
) c7 g7 ~( S6 b: ]input mcasp_aclkx,
1 ]' t5 X7 e/ t0 c/ j( S6 i: Kinput axr0,
3 d5 e' f% i& R4 T9 e: ]
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
  a$ ~1 x: Q& ^8 K" \assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
. N! `) v" h8 N3 wassign axr1 = axr0;

; K3 N+ V3 O& ~0 T9 R
1 Y& q0 L: ?0 e( o7 O- c

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

2 Q4 N) g5 N+ H9 v

static void McASPI2SConfigure(void)
: s  ~7 X. Q# b/ @' G{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
. K9 T9 y9 [8 ~McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
& _+ y5 v, [! R1 s- ]; f9 z2 hMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
% n& H% g3 X* @0 `# [4 u. W8 }+ t% BMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
; e; k: C/ G4 f: aMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
" B8 u: T) i' P  f/ XMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
1 P: N& b& W) N2 g0 E6 b( f/ AMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
  }* R3 n, \2 B! WMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
/ s7 d; C  h: y* \; V8 m% G1 UMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
( k1 l  {6 D7 \6 a2 N. lMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
  r- ?# k" c- d- O- TMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
: F( ~" n, e- d5 l1 U1 S6 _McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
) M, r# w3 M# k6 `0 T) d* {! n* d3 vMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

6 U1 d) ~. E' H0 b4 A+ O' Z/* Enable synchronization of RX and TX sections */
6 [* w5 s- ~$ t1 n$ w+ ]McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
3 S& K4 x) a+ \3 K( K1 VMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
1 \) p) G; z4 P: T** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
/ Y& e* n; i5 U! V*/
3 k: S; b0 ^! k4 d3 w$ H1 |. dMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
  g5 y) l, A0 k0 J** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
$ I! ?- h; g$ Q/ P( B+ G9 q- J* f** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! S) u" n, F! h$ F  d4 N. F' ~+ o- XMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# s, o4 p4 V7 _) Z| MCASP_PIN_ACLKX
. b9 k+ }5 \; P| MCASP_PIN_AHCLKX
& ]. f" z* h* {& ?7 o* S/ R$ K| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
8 T1 g4 d8 [! F" ^, `McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
8 U$ Y4 e; l0 s$ G. t" Q| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
/ q) M  `* k- R/ O| MCASP_RX_SYNCERROR
% N& T; d0 Y6 ^& y# G& p% s| MCASP_RX_OVERRUN);
$ o) t7 w9 ?3 c4 ]* o0 X# l}

static void I2SDataTxRxActivate(void)
4 t. {1 U/ r! H) g5 M{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
- z& Q( E8 D7 R* G7 ^EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  K' x7 p; q, @EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
7 Z! x' q- h  I" W# [McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
9 _+ [  x2 o5 c1 H& V2 oMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.