MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
/ M- m7 k1 F8 T, q/ m& Iinput mcasp_ahclkx,
input mcasp_aclkx,
" u: A, T6 Y' p2 i! ?( g- J9 {input axr0,

) @) u9 B& o( _+ K2 woutput mcasp_afsr,
+ M( {% ]5 M+ W$ A+ W6 koutput mcasp_ahclkr,
output mcasp_aclkr,
output axr1,
4 {7 Y" f5 e3 r; B. Z1 L8 n

assign mcasp_afsr = mcasp_afsx;
# k  c7 w7 d0 _- Hassign mcasp_aclkr = mcasp_aclkx;
6 i. U+ f% d  z- D8 ]assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

1 e9 O4 c: h7 f% G
7 G1 v7 C! z6 J+ u. ?

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

( l! ]- h  e* d/ M- S4 d8 p

static void McASPI2SConfigure(void)
3 n4 y3 T0 m) q" s1 e{
* U- e8 e6 C- ~- aMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
; z3 G2 X) C' e( RMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
& m( y% m3 ]0 Z% bMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 t9 Z8 n1 ^: ]" @" u- L$ NMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
$ }3 Q) U0 H. y$ U+ ?5 T$ wMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
" a' }; N6 ]2 _0 K9 @7 I6 u. |, ]. F$ ZMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
$ R+ S, I2 q8 O/ pMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
! s3 n& g7 y, F* Q0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
4 }4 Y* N( {4 y- F( A' ?McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
. s6 x2 j5 Z" N& r, K9 p8 @$ n* X0x00, 0xFF);

, f: ^. r9 w# B' T/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
) k2 W5 C9 c! U: h8 k- |McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
/ x: o& h8 Z. x8 }" Z; B** Set the serializers, Currently only one serializer is set as
: S( ^2 H5 j8 M8 v2 ~3 g5 V** transmitter and one serializer as receiver.
*/
7 Y# j' w% [# A/ r" kMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
7 }' I4 @6 i+ s' d; {** Input - Frame Sync, Clock and Serializer Rx
! y1 Z* P5 h2 ]5 p  |** Output - Serializer Tx is connected to the input of the codec
*/
7 B: V- j$ J7 V5 [) t; rMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
% u4 l0 i, j. {McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
+ T' m  F/ w1 n1 GMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
2 J9 q1 T) {, X7 ^| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
" S& B/ V" q4 i. qMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
, u2 Y6 U" S6 ]2 G) ]| MCASP_TX_SYNCERROR
5 ~" s4 H& R0 a| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
! s# s- O) y8 _, `* [/ x. ]| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
3 R) B) o7 o8 Y2 T0 c$ t# \) ^; b}

static void I2SDataTxRxActivate(void)
{
0 }# u0 C3 S$ ~5 G/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
) g% W# Y% O; {! iMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
: Y* m4 A, g' qEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
; t6 G9 m8 q0 }! ^  l* nEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; z, I# T- A" T1 d7 DMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 y& e! H& i1 A/ f0 d}

& Z& D' u7 \. m* _' v/ Z2 ~: {

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

% r; V0 G8 E1 ]