MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8270|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1210

积分

金牌会员

Rank: 6Rank: 6

积分
1210
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
8 c! d9 |2 k; D4 vinput mcasp_ahclkx,
# z1 _) H, Q: r* K# e  v: [input mcasp_aclkx,
  {% E0 k( ?) E0 @4 Vinput axr0,! E9 o, K# q. A& l
, l0 {* i) a9 X0 x7 |4 W
output mcasp_afsr,
/ s+ y& l) l" Loutput mcasp_ahclkr,' t& W) s9 y  [
output mcasp_aclkr,6 E, [* A* ?* H7 D2 p
output axr1,/ F7 e' G1 I! }# s9 i
assign mcasp_afsr = mcasp_afsx;
( \+ w7 i0 {6 a: s8 }5 {assign mcasp_aclkr = mcasp_aclkx;
( u# {4 X; h+ fassign mcasp_ahclkr = mcasp_ahclkx;
5 j) I5 @; g. _$ [; V/ wassign axr1 = axr0;
$ ^$ ~- j5 {2 [9 L6 T
' ?# B5 X9 {4 Y: H6 `
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

: G* `6 O/ W! ]5 i# ^" j" T  M% X
static void McASPI2SConfigure(void)
: B1 t! I3 |: x& p: D  u{
5 N7 O/ s: @4 qMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
1 r, d) x: q: f5 fMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
0 F% R( `3 ?2 }) U* B& X+ DMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);% t% Y2 R; T& c2 M% R
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */+ o, C1 C+ s$ s0 |8 U
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,8 g3 }' b# _6 ~6 _
MCASP_RX_MODE_DMA);
- G. }* z3 w+ a/ h# RMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- I. m3 R$ h# q8 |4 |9 V+ LMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
! _0 K: V& _' i5 s; ~. \/ n1 wMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 7 v0 b3 u2 N- n9 h3 k
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);3 \8 o/ ~9 T' `* ^6 W9 U( o( A5 M
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
1 U- w9 Z0 G# UMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
/ X, `5 J2 _5 L& j4 s) vMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);5 Y; y% x8 \7 M; L
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
) q3 d- P5 J7 X' J. G- x# [McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
, V9 E% F7 o* S8 ]9 X0x00, 0xFF);
/* configure the clock for transmitter */, x9 T8 s# n' Y2 t) n: \( d
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
; \) B9 x) O3 z% vMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ; u9 K- b4 \& V
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,' `5 X1 A% P& H$ p& E& {
0x00, 0xFF);
! |! p; y$ U4 d! q9 [# c& S' D& u& b$ z4 b9 I8 d. N
/* Enable synchronization of RX and TX sections */
0 g$ k6 D$ U; Y7 IMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */& w& l' Q3 p, Y  [8 I
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);" u# j2 O4 p' E# {9 _+ G
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*8 j; G8 z8 \* x2 R, ~3 I, V3 X
** Set the serializers, Currently only one serializer is set as
: L6 i* a( S0 Y+ ~: c; y" b** transmitter and one serializer as receiver.
! |; N% O1 O9 |& n* b3 G/ X*/0 p6 }; V; X- l3 I. r- Q
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 [2 T' L7 s0 S- ]McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
1 \! T" ^3 Y! I7 U9 O, r7 M( |4 a** Configure the McASP pins ( K7 N" q' R: R) P5 V' m
** Input - Frame Sync, Clock and Serializer Rx3 Z, O, A9 i9 g
** Output - Serializer Tx is connected to the input of the codec ) ]; _8 s, o9 ^) U2 G
*/
- T( X+ |% ^! n  ^; w. J0 r2 R- ^McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);) ?7 s& d" J- m9 G; a% Z2 `5 H1 m3 v) w% W
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* |! q1 ~/ ?8 O1 ?. w) hMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX% B( ?! Z7 Q5 [
| MCASP_PIN_ACLKX
' }! o; ?. ^* o- z* O| MCASP_PIN_AHCLKX  e- l6 w8 Z& {% n
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */& U9 h8 D+ l" Z0 A. c
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR , D; o7 S' F# y1 I
| MCASP_TX_CLKFAIL & b! a7 K0 b" f  G1 B
| MCASP_TX_SYNCERROR7 s& f% T8 \$ A& h1 k5 K  N, g
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
: r1 i2 l: W* C  y" ^0 d- T( Q$ Q| MCASP_RX_CLKFAIL
3 }& D8 a0 A, j6 j+ p| MCASP_RX_SYNCERROR
# A# P( S% o( `| MCASP_RX_OVERRUN);
2 v5 y9 v  A/ B/ m}
static void I2SDataTxRxActivate(void)
2 {8 E/ i8 L5 b1 }" d! d) K. R0 J{7 C" X  ~2 @7 y, \: H) h
/* Start the clocks */
' v- ^8 L/ P% v  x  _7 U; A" ZMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
% W2 J. s. U7 l! u% F) nMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */# s7 j8 b. f/ o, _0 |
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
% C3 o! d7 Q$ X; @& |' rEDMA3_TRIG_MODE_EVENT);
/ Q! Y$ j: H9 l" D- L3 k; MEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
! X2 B6 J1 H! x$ O0 C% b6 sEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
; o$ F0 }* ~0 kMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);; R  l8 @; u1 V) t
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */; }  z2 D4 n* S7 r7 N
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */: r0 G' t6 [: ?$ V( o( ?
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);1 O& v3 m/ T* O0 t) ~8 C! B' Q8 w2 K6 U
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
# Q) S: S9 Y9 V6 v. H! d, o0 i}

. U: P9 p$ r  Y
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

4 U$ Q: w' x5 s& D5 w
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-11-13 07:15 , Processed in 0.038630 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表