MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
$ S, G3 W4 L. oinput mcasp_ahclkx,
input mcasp_aclkx,
" `; ]) g$ A( ]input axr0,
1 q. r7 o' o1 u; z3 N  }
  w7 h# x" J. E8 R+ ioutput mcasp_afsr,
1 p! T: z* ]* C$ routput mcasp_ahclkr,
* S! }! l0 L. t" Qoutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
" w$ a$ ?2 R5 Tassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

4 s& M: h0 j! P

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
) j- B' N  G( m2 {McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
4 |8 h) r( R" a4 L5 Q; YMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
+ a- w: Y7 n0 q' W( dMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
: K6 l9 d% ~( O  s6 A- \. R2 FMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 i/ ]/ r) Q' Q( M* _$ O8 Q( m0 yMCASP_RX_MODE_DMA);
) P  `; T# ~' UMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  _' h2 j+ N. AMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
6 u; z) Q+ @6 R) H$ O6 |$ K% XMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
, q' P, j. B% z% {" P# w1 |McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
& V' O4 t. Y1 gMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
9 ^% v# E4 _# {. bMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
. `1 ?5 I3 I& F% P( z0 j0x00, 0xFF);

/* configure the clock for transmitter */
* y) r5 \1 t: gMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
' e3 L5 L, r- N1 m, r- D4 TMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
/ n: v, e+ X% q+ k) V0x00, 0xFF);
% w: r  r0 k* S7 Q0 M
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
) t' I+ f9 Y( m2 I& ?** transmitter and one serializer as receiver.
/ H+ ?, K) _: b& [- r% V2 R- u*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
% e) x8 p6 p7 g* ~, x+ OMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
9 z5 f1 e$ `- }) e** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
4 C; F: k- `4 S+ H) ~6 H*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
9 B* @5 O: m9 j) VMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
* g7 [! c/ L9 W" o, GMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 [7 [' p/ K8 G! a| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
0 I$ Y. [% A, W/ o: r$ `+ wMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
6 R+ c: k; N, h2 ?6 K- }| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
6 @8 C( r& C' j- j| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
3 m0 o% F3 A. _4 J) ?' m: x3 N{
, r8 l- l! P" B1 G& z! r( x/* Start the clocks */
$ h" N7 Z/ \" J: z' r# {, q0 SMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" l8 j8 U; d! c& lMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
1 e  v8 [2 K% ^" B, mEDMA3_TRIG_MODE_EVENT);
7 W. n: f1 `$ h! _2 @6 x- aEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
4 ^/ _; l/ X; X* P. w0 c  m: `9 P9 [EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
9 g  f2 v$ \) |$ h) @$ q- WMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
/ T9 u! H1 m/ u2 j3 D0 G6 b}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

% }0 `2 T3 g+ s6 p, j: J