MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
8 q5 Q. E. _8 J/ b/ ainput mcasp_ahclkx,
input mcasp_aclkx,
  {" o8 ~1 O) N! L2 }5 |# tinput axr0,

output mcasp_afsr,
output mcasp_ahclkr,
6 f/ T# p1 ]9 E5 Coutput mcasp_aclkr,
output axr1,
3 @2 I+ Q- T  B

assign mcasp_afsr = mcasp_afsx;
0 W0 I# q/ x% d4 v0 yassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
1 c& u0 |% D# }  v- q& m* uassign axr1 = axr0;

% L4 d6 S' U$ l. d

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

9 ]! M8 @7 H7 ]% q; d& f8 @* z

static void McASPI2SConfigure(void)
{
. P* y3 N# p# K5 T0 q" L& aMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
' [& r: T3 ?! e6 e3 bMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' d3 j! @6 ~$ jMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
$ ]7 X  G' L( s. G# C, lMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
7 g+ i$ P1 B7 R) F  D% HMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 }1 r) I6 z+ F7 BMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
2 Q/ l* C- x6 Q* {& S- t+ |0 nMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
# s. d7 V  h$ Q' C0x00, 0xFF);
9 R0 c3 F( \! E- S" F+ v/ ]6 F
8 T) B4 G, t0 k/ p' G/* Enable synchronization of RX and TX sections */
5 Q2 i% R$ e/ N: c! j# @7 i7 kMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
6 ~# A2 v2 }' j' bMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
- z! |' S6 b# ^McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
+ F; |+ O0 K% w1 d) w*/
: f) I7 h6 k6 U( q. @" UMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
* o2 @7 C" Q/ Q: ]7 M+ Y5 Q6 `3 v2 RMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
) ]# Z" Q8 x4 m% l; T' z** Configure the McASP pins
6 R. F' f, }% F' ^* A5 p7 W** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
" k& I! F% n  q5 F# g| MCASP_PIN_ACLKX
. k! \' ^; z+ C) P' A| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
; ^7 k9 m2 L% S% k" Q| MCASP_TX_SYNCERROR
9 h1 l9 J+ T3 P4 J) R* c| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
( m3 P/ y4 V! K  }8 L( w' _| MCASP_RX_SYNCERROR
1 s4 L. N* H$ n# ~* o/ }| MCASP_RX_OVERRUN);
9 v: _, {! ]5 V% M% k}

static void I2SDataTxRxActivate(void)
{
, i- g6 }. r' Y; C* ?/* Start the clocks */
( J, e" h+ x# d2 B' s8 d! M0 JMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
% V4 L4 m$ j$ sEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
4 J/ Z+ p* |1 Z; f7 ^) f9 gMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
$ h' ]3 ~1 `& `% W& uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
2 H; J8 B6 @: |& X5 u7 hMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
) l5 h5 U, u/ o+ IMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
& {5 j9 g) g4 M$ t}

# p6 S, _. R; W: Q+ v

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

( R* @) W6 u6 }6 g* F$ A/ {