MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11049|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,) g% u# M$ @1 v. x
input mcasp_ahclkx,
2 D0 _# B5 W% yinput mcasp_aclkx,, x  H( C9 p9 L& |; ~. B
input axr0,
* E9 `2 O) R9 H9 j5 \0 ?2 N) y6 m6 A
output mcasp_afsr,
$ T6 u0 }, e2 ^+ d1 [output mcasp_ahclkr,
" t  x0 Z. d7 {! P6 Y" @output mcasp_aclkr,, N- Q/ b$ @. _$ S& X* {
output axr1,) Z, C" _) {: w  R
assign mcasp_afsr = mcasp_afsx;
. F8 R6 c9 y. massign mcasp_aclkr = mcasp_aclkx;- F. s" e5 W% B( ^
assign mcasp_ahclkr = mcasp_ahclkx;
9 Y' M  O" r. g. W. xassign axr1 = axr0;
" E) M, q) a  R1 L
0 B# v; e5 f* V1 J# X
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

+ S  [4 c& |0 `! }, M: r# o
static void McASPI2SConfigure(void)' z/ r1 g0 ~7 d& p: W
{* A2 i: x  u7 A! h+ G
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
" \7 _1 T: a6 f0 {9 U; tMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
+ G/ e- V( [3 T! M$ l2 MMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
6 o# U" t( N! e% V) S5 d/ j& vMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
- D) T% p- G  Y, c8 |, E% }McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
4 Z$ d0 A& }/ X* V2 O& i' S& ^MCASP_RX_MODE_DMA);
5 b3 q8 u7 T6 G7 q, oMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
1 O5 j6 Y' V5 A$ q: KMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */9 [2 a  ~. m( N5 E& f
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, % g6 F, E3 i  v
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);* n. g, J, d2 C& J0 f! Z
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 5 v, J# |7 ~* r" K& i2 ]& f
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */) A7 j4 ]" z5 c# ~9 k6 S' v
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);6 S6 @1 A! B8 v. A9 b% k+ G
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
5 z) v% R, @, g3 U; |# J7 m- AMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
" W  F2 U% W4 ~/ H2 K0x00, 0xFF);
/* configure the clock for transmitter */
: v$ J( U9 I$ t+ XMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
! z* b/ _6 {; E6 yMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); , `, _' ?  I, i, c5 \$ ?/ @1 w( C
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,$ C# b& G2 R  S: }- s
0x00, 0xFF);: E, |0 C  j% V. O2 j4 m8 J1 l
& G: q0 D! I6 _
/* Enable synchronization of RX and TX sections */
: |0 ^0 @& Q2 h( O# z* d* L3 T' zMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */7 V8 P: ]- y; s8 H
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);, l0 p: f1 h& d' P% n! i: m
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
' x) v# @$ t4 A2 e$ d** Set the serializers, Currently only one serializer is set as1 y* x; Y0 Y) ?2 h2 I
** transmitter and one serializer as receiver.
0 ^2 C& F# O0 a0 M1 E*/  d( }8 I& L, V: j9 L8 A
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);+ y2 Y/ j: w( Z1 n
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*$ Q" j0 J9 ^5 [4 h6 {+ {
** Configure the McASP pins 2 Y7 S, U3 o1 D" r
** Input - Frame Sync, Clock and Serializer Rx- z, P" `: t0 I
** Output - Serializer Tx is connected to the input of the codec ) p' t" I% a) Y2 J% Y
*/
7 ]& E) v- R0 \1 |McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
! X* `! ^( u8 S$ o: y* IMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));( m9 F! L5 ]% @/ f- J
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX: {' l; R6 r7 F2 f3 R( `& J8 _1 B
| MCASP_PIN_ACLKX
; S, @& B5 c% ~, || MCASP_PIN_AHCLKX, Y" J; p, e8 v' A4 J
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
+ U6 g9 i7 C* o5 a; v8 i5 oMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
/ D* Y+ Q! z$ K( ^| MCASP_TX_CLKFAIL ) V8 Q. B& i2 |/ `) ~( k5 ]
| MCASP_TX_SYNCERROR" m' o  R3 L( |
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR ; G, K. _) d7 V+ j# v$ g" P
| MCASP_RX_CLKFAIL
% B. _2 r7 H8 r1 R| MCASP_RX_SYNCERROR
" c; l: v% x% T| MCASP_RX_OVERRUN);
* k( @/ `5 N& e7 D; Z; f}
static void I2SDataTxRxActivate(void); s  J* I9 Y7 _3 f7 ~% A
{3 U5 V, ?& e1 L& Q
/* Start the clocks */
  k* J' D$ b) y0 N  i) f+ [5 q8 aMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
( z: x. M% [% |' I9 XMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
1 A# I" y. |( j1 iEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
) E# m& `+ w# `! N5 _EDMA3_TRIG_MODE_EVENT);
: G& Y) s( H5 @EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, ) o9 q2 i( z" V0 D$ [, g3 v
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */2 a8 |, J- z+ W8 z% J0 N. U7 }4 r
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);$ ~. n* F9 G( y
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
7 @" {: ^% R: P0 y/ F# ^while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
0 @$ U9 y& y% {8 ~McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
+ d* i1 {7 F' ]McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
: B3 R  x  x& f, f# L3 W; M* \}
) K) N! f2 [3 d5 [: e
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

4 W& [% E! U6 I3 }; n* N
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-23 04:37 , Processed in 0.042987 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表