MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
* Y) P6 i/ _9 g# P+ c: ]input mcasp_ahclkx,
input mcasp_aclkx,
input axr0,

: ]6 ~! [- h  t+ X  Xoutput mcasp_afsr,
2 B+ l/ ^1 r8 s( J3 a1 b1 n2 Coutput mcasp_ahclkr,
, e, @$ W/ r" |' i% zoutput mcasp_aclkr,
; [- ]1 z4 @4 ^' o$ y' @output axr1,
7 {1 l# C! H" Y9 M; z& H

assign mcasp_afsr = mcasp_afsx;
/ ?6 P( K1 \/ X- }- w, ]; Hassign mcasp_aclkr = mcasp_aclkx;
: S: I2 z5 F6 ?+ b; x) yassign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

6 s: i# p( c- v9 l6 T& Z: L

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

% j. _2 a, q2 O" ]7 H

static void McASPI2SConfigure(void)
9 D4 D5 @7 z: g! g. F. }{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
/ ~; O; v& d! Q3 |* s  L8 WMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
: B; m" Q/ G9 l4 ~- Y' H# YMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
) B* K- u6 a9 [* T, O% Z9 }2 ?3 U" LMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
& Y) W% J' }; Z' X4 O( n7 T2 dMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
7 G9 _* l, Z8 E7 R* U; p- c2 bMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
0 O9 ]; ]5 y- h- }McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
( j4 P8 N9 Z  q$ \0 ~* L' @5 Z* ?MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
" h1 v: u$ r( k. X/ f. @McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
. B! m9 s! M4 |* O0x00, 0xFF);

/* configure the clock for transmitter */
+ f7 c9 ^. `$ ]. B8 v/ b( mMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
8 I. A' r# w" e: r; s$ z. TMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
" R% U' W  B& J. @0x00, 0xFF);
7 o/ P8 m4 M. H& u! [
/* Enable synchronization of RX and TX sections */
* H; ~1 ~" \: B8 f  ?' tMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
' s5 B; q1 X2 i4 x** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
4 D% e$ C! S  H- o; XMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
  V% n" p1 d5 b1 ?  B% X$ j** Configure the McASP pins
2 Y: O( o4 @% S( x) u! y* e/ V1 Q** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
  {. D4 t* K+ ?/ H- ]*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
$ v9 ?4 ]" r" Q1 s4 k  S/ O+ |McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
3 L7 G- U. [+ o" h, c7 E  L/ [! D* H| MCASP_PIN_ACLKX
3 c( X" D' O$ h$ E3 Q| MCASP_PIN_AHCLKX
6 Y; Y* g" O3 {% a0 T| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
" h7 [: j* `* T9 h& R| MCASP_TX_CLKFAIL
: l: N" z$ T  }+ v$ C) ~| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
! z, |5 T0 I, M6 B- f" ~6 @| MCASP_RX_SYNCERROR
, W0 z3 a: l9 J3 r+ H| MCASP_RX_OVERRUN);
+ ]% V5 s( o& @/ U}

static void I2SDataTxRxActivate(void)
( L- W  F# T# s7 u2 f{
/* Start the clocks */
; C% f) `) k( NMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
9 K/ e% X; w2 D, TMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  m4 ^/ Y9 x! ]EDMA3_TRIG_MODE_EVENT);
$ ^/ ^# ?0 ~4 IEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
  v( X, y( R8 p7 |- D9 j+ h$ MMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
6 w8 r; y4 M4 g: X) N! h9 D/ z2 uwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
6 S$ [! T8 d1 SMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 z) C; d" s+ G9 A" {McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

# _2 f1 r4 n- _7 C% n/ J

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

; C# D; [4 u- B, [4 j2 s