MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
9 V  [' N, m& Jinput mcasp_ahclkx,
& S" K. C0 b8 n- t9 kinput mcasp_aclkx,
0 W1 ~8 Y$ @' R, Ginput axr0,
! z) t2 t; r6 w1 y; h- ]! t# m
9 m3 x5 W& D+ |4 @0 s0 A; ]output mcasp_afsr,
7 d" m; f; M+ V) d6 R) V5 Y6 }3 Soutput mcasp_ahclkr,
+ D5 O( c, U& g" Woutput mcasp_aclkr,
* m  T0 J8 c0 K1 J0 [9 m7 goutput axr1,
4 y0 \2 M/ @# \% N8 h+ }9 y. d: M7 E

assign mcasp_afsr = mcasp_afsx;
: h" I) ]$ U1 Y. M4 passign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

0 y+ V" M0 R2 Q* S0 h
8 G. E6 }1 X* J" n. |

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

! I5 D% T; }) l7 B

static void McASPI2SConfigure(void)
{
3 ]/ e! g2 y* l. mMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
1 \& U/ i- w( F5 P! ~McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
; [% H# [0 n  l' Z' ?. Q& DMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
/ \1 ?  w0 J7 G0 A5 fMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
2 T' P- c5 _; @, B/ LMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
$ @; `9 `& g6 P' HMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
6 [) y. T( V; {# n  Y, C0x00, 0xFF);

/* configure the clock for transmitter */
, Y8 F4 Q/ W) iMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
% Y) {3 m/ c' e% s0x00, 0xFF);
! @4 X- z; X0 |
/* Enable synchronization of RX and TX sections */
# R% k2 w- e& f  g; fMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
) v- i3 \4 i& f+ ?McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
: U4 M! y+ V- R** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
8 e0 i1 ]- n! |8 }$ k0 q*/
- [5 f9 T. A0 i. z8 V( GMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
4 U* D- @/ `2 x2 w. z0 d$ _4 ]** Input - Frame Sync, Clock and Serializer Rx
" c- ^# Y3 `4 V** Output - Serializer Tx is connected to the input of the codec
6 ]6 {! i  {9 D5 ^9 r' b*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
  k, d+ c; e' E7 {) }McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
3 X" I# Y! M$ c* ?| MCASP_TX_CLKFAIL
- `' z9 G2 v' V7 k1 d' k  ^| MCASP_TX_SYNCERROR
2 t3 L; F+ ~" a; u, J- p& ~| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
! L8 B! e" Q, _. x& q( {| MCASP_RX_SYNCERROR
; _% r6 b$ c, T8 z1 L5 M1 D1 _| MCASP_RX_OVERRUN);
4 F1 b3 i' h* j  U}

static void I2SDataTxRxActivate(void)
  z- A8 e( L! H+ F! g, S{
% J0 ~" w9 E% N# E4 |' }/* Start the clocks */
) h+ y2 Q7 n2 d) v( A; j: AMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
! ~- f- l4 E6 j. IMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
: U* P. \) }8 ~6 |EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
/ `0 t  g, z1 ~! uMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
9 @: F0 h2 p9 F- L2 `# `: _McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
$ h1 J1 I$ I4 m. E( D8 B' L" }: Kwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
( A* z0 b/ P  T5 TMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
9 E) H' N# b5 c- K}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

8 b" |/ s8 l+ b9 I+ j