MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10095|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
) m; G5 ?) y4 C4 f2 Dinput mcasp_ahclkx,
4 Z: k) O) i3 r. ]input mcasp_aclkx,1 S: g% [* ^7 O! T9 i" h
input axr0,7 x, V6 ?- v' s3 T( C* l# _

$ A  i: e  F' z6 |* _1 I4 i6 ?output mcasp_afsr,$ a1 ], E: j" o6 [) b' m
output mcasp_ahclkr,
) x2 k" O0 o0 Y! eoutput mcasp_aclkr,
+ f2 A. v! G! j/ Voutput axr1," |9 t) a2 t8 ~) f, ~5 @
assign mcasp_afsr = mcasp_afsx;7 ]0 x$ G+ f+ m7 O: [0 D: c% K
assign mcasp_aclkr = mcasp_aclkx;1 f  o  G* X+ m5 W+ P$ B! A4 d  M
assign mcasp_ahclkr = mcasp_ahclkx;* a2 U2 X7 ~1 }7 C  ]
assign axr1 = axr0;

- T: Y' M; Q3 ?0 W1 t' X
5 }% _3 N8 @: U. ?2 z$ k* R; @
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

; t  j5 r1 X: b( r1 y
static void McASPI2SConfigure(void)1 N$ c' x, c2 d1 x6 n' e  l2 j
{6 W( u. \) i# h0 l' J  t
McASPRxReset(SOC_MCASP_0_CTRL_REGS);+ f8 o. M; d1 U1 r$ j( z! x
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
0 l: X5 t5 C0 A" L2 lMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
1 |/ Q4 D3 }) t! O; l! j% ^McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
; |1 Q* N7 G0 m. [McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
  I  V, L- y% f. iMCASP_RX_MODE_DMA);
: r" R% n0 d/ B' _McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,6 t- c8 ]% O& ?
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */: A/ J' S8 B. ]; F/ N- w. \/ v
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 9 J% n( T7 ]1 [/ `# n
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
; @. M/ Y. F! }  [% Z1 g& _McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
9 v" i+ I( B5 Q$ O9 o- e4 `MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
0 n  G$ w9 m% nMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# S6 t% T2 I/ x& T, q* Q  DMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
7 l4 Q2 Y3 `$ T0 b& H5 ^2 SMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
2 I( Y9 A9 x8 v+ w0x00, 0xFF);
/* configure the clock for transmitter */
. R7 l& W- I" c# `. F" Z! nMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
) N. z+ f9 t$ D0 v$ uMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 5 S/ G8 L& f+ T4 W; h7 j2 |
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0 G5 \9 R- Y7 C$ _1 f0 U0x00, 0xFF);
, l2 R9 }  C' m7 V" f* b( m; ^7 U0 `7 R1 v, J
/* Enable synchronization of RX and TX sections */ ; v$ f' ]' c7 T
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */5 n- z4 _. M3 w
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
4 b% a, A4 ^# B6 E, _" `2 @McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
. Y9 X9 U+ b# y* `' m& @% F2 _** Set the serializers, Currently only one serializer is set as) d) ~0 K2 Q" S  x6 }3 Q  S
** transmitter and one serializer as receiver.: g5 c6 A  G, V/ A7 o
*/! y  q1 j1 B2 I/ s* m3 e2 N
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
6 K% k4 _2 W* zMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*( ~2 I/ I0 g8 z$ N  w7 n
** Configure the McASP pins
0 Z2 i* p' X; S% D4 J% \  z; z8 J** Input - Frame Sync, Clock and Serializer Rx
. x% T% I- x0 H" I2 I" F# l** Output - Serializer Tx is connected to the input of the codec
  C% e' Q: s) C  k  R2 s/ K*/0 R- E5 X" h7 M
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);/ b& q. o4 R3 U8 X
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));  c. ?' |7 }" i
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX+ d, M3 r4 `4 l
| MCASP_PIN_ACLKX
7 _7 g+ \- O9 @, k& T| MCASP_PIN_AHCLKX
; j1 O8 s4 m; G6 L) e, a5 g| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
$ A/ g( A7 F) [McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR 6 C' H5 ~! ]' U  O  w
| MCASP_TX_CLKFAIL
+ b  l! ]5 m% T5 w% s| MCASP_TX_SYNCERROR
1 F2 C( e' `& L1 b) \| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
2 I5 u9 f3 G1 b" b- n/ Q7 F| MCASP_RX_CLKFAIL9 D. Q2 x" G1 m7 g0 ~: |
| MCASP_RX_SYNCERROR
! S" ~4 h* c& Y) |; L2 p3 Z0 y2 M| MCASP_RX_OVERRUN);4 G6 Q9 B2 h! @+ Q
}
static void I2SDataTxRxActivate(void)* N+ j% B; r  X  L
{
$ v0 L" {) a3 y/* Start the clocks */; @  j" n, b& a  e; P5 o. t
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);) C5 p# H' A! H: |4 I
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
7 v, L. K7 x+ ?5 FEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,: b  Y4 _6 s$ ], z; W: M' V0 P
EDMA3_TRIG_MODE_EVENT);
: k; y* j. H2 GEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 5 v9 \; W" ]+ N0 Q
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */7 e% Z" K5 v: f- `
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);: d: i5 U* z0 \& o& D- F4 T
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
- {8 i* v3 D+ }0 u2 Cwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */+ l  j) H: S! \' m
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);* D2 m( D9 }7 ^1 e
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
( ~; k( H& D1 e}
) J: L# y* j& Y* y7 Z6 T
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
/ S  ^! ^7 b( P- Z- ^
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-1-28 16:33 , Processed in 0.038099 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表