MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
/ M) \+ d+ m. pinput mcasp_ahclkx,
: m& M9 y3 S6 Q8 \* I* k! x( `input mcasp_aclkx,
input axr0,
# m$ ~2 w3 r7 R$ Z8 R6 {2 _$ k+ r
+ L! U8 _) _; y$ g' n5 voutput mcasp_afsr,
; p7 N- T/ F) k" E  woutput mcasp_ahclkr,
; g! M  _! a- z4 g+ x. moutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
% L3 D) \/ P7 Wassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

5 }/ l) ?: b/ o( p4 f  k% n# E

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
; k6 ?6 O; q6 c  M7 J{
# H! J* @4 K/ }! L. d$ _McASPRxReset(SOC_MCASP_0_CTRL_REGS);
/ |3 k1 n% t) m5 q2 HMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
( l2 C) y5 u8 ]. \! gMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
, h& q4 }& t0 B" u0 |; \McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
. B9 [, a2 R2 C! _0 uMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
! H# B1 t3 O) c$ `! z9 ^McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
8 k; d4 y: Q5 ^1 \- SMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
: F& \' C  h. H6 H% M( cMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
, w7 u: T9 @5 O2 |McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& Y5 E2 f# Q. t7 F# U4 D0x00, 0xFF);

/* configure the clock for transmitter */
2 o; m5 S' }4 ?1 J' t2 N1 R; |McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
" n/ E! ?, `4 u+ \0x00, 0xFF);
/ Y! [" d5 S2 H& }$ W/ C) r
+ c, m8 d. L$ t4 k/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
* h, x/ y* f+ I, l5 C4 T" _: }' lMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
4 k4 E# n* e' Q8 P5 D6 I) W$ p7 @. EMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
7 m" H% \- f9 C4 J+ P** Set the serializers, Currently only one serializer is set as
: |7 H, }  R  T; \0 Y** transmitter and one serializer as receiver.
*/
2 \, |8 W6 v6 \6 ]6 }9 \McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
: H# }" z6 h$ Q' ~1 u, _+ w3 H9 NMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
2 v  `- U7 Q. A$ S** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
1 {$ G# ?! r) h# `** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
9 C: G# n3 E9 T7 WMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
% {! f. M' w3 k  s4 Q% L3 ?| MCASP_PIN_AHCLKX
3 J0 C; t- H5 B- Z' V0 F3 \# X| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
3 a$ j8 @, e( N, Q) w  e6 i$ jMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
& n& @) B  }5 D" m| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
0 \5 F) X/ l: s& z4 t2 q) D| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
9 \. f4 i& P" x0 ~$ s0 p1 d% R. t* s}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
& @5 K- t; j/ }, k! @, [# T  YMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
! Y4 a& N9 k) w8 |6 y6 IEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; a+ n' E' [5 a4 W/ eMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
* r5 w  F6 t" z. @9 u5 v3 q3 x; @McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
' E6 l, Z8 j1 x* z' X: {* Swhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
, w5 ]8 q8 a; F" o- hMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

6 w$ O( o* L9 U5 s) V9 U