MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
5 G( |" b7 D# ]' Y. _% Dinput mcasp_aclkx,
& ?# Y7 A, m. Ginput axr0,
2 S" a( D  Q: Q( R- w8 C: h
! Q. [* Q0 n* Q9 L) U- q3 boutput mcasp_afsr,
  k( V# G* x0 q$ D' joutput mcasp_ahclkr,
output mcasp_aclkr,
; w8 D& g2 x# d1 ioutput axr1,
) ~/ N! I4 n# _6 y4 r2 ^5 r

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
' [6 v2 S4 V$ ]& N6 M! W, Eassign mcasp_ahclkr = mcasp_ahclkx;
2 V& L9 \1 @4 l! v; z4 }6 aassign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

! j6 |1 [/ n6 a" u5 A# Q8 _

static void McASPI2SConfigure(void)
{
+ A  A% T1 Z5 v( e6 TMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
3 e- O' h# y# P% z: u' eMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
( L" C* j! t+ A# ]  B2 B4 ?McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
$ r( I0 L! X$ X3 N3 s! N& PMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
, b& m) X& [8 D2 Z, T) f3 [MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
' w$ L0 k% e, u  lMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
$ o- E5 R3 x9 a7 @! ~6 l2 gMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
+ S$ a5 X* v0 hMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
) N. P1 p/ G7 O: w( w8 f) ]0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
8 L. C, {0 L( N& v2 H: uMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
2 w2 U" P& J% x3 U7 y+ d; l2 y
/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
. b2 F2 `6 G0 Q# p, u0 QMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
6 I% o" M2 R: e** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
" M! j( `! d( z" P' |: n) t*/
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
: c1 n' @7 K" t** Output - Serializer Tx is connected to the input of the codec
' U6 ]" Z: r' t) T5 \* ~*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
5 E; }# U9 l" f. o' g| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
* t" ]6 e) d$ tMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
8 @. l7 k0 ]$ Z* ~! s# ], ?. \| MCASP_TX_CLKFAIL
- ?- d1 h5 ^# K% P+ `$ a| MCASP_TX_SYNCERROR
. [$ E2 u+ b7 `" q: P| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
3 F) z: X5 D; M0 ~# R7 u% KMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
1 G2 D: o# n, x6 w( s; v+ P' J) n' qEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
8 M. o% U! ^. G  G; \3 K& [- LEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
9 K; ^- p# R: r* @McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
2 z  {, v1 f" w  u9 L' w  Q0 TMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
0 {* V' n% X' }  u+ I( ~% ewhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
& {% \6 x: c; b; z7 K: c+ f" DMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
7 K  p* N. v" c* S! tMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

( B7 T1 T  f8 i: w! M

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

* _4 Q: U8 w1 w7 }