MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
# O+ O& F' v' U6 binput mcasp_ahclkx,
0 Y  \. j8 h) Q+ m3 j% Q; ]( G( T! I6 L9 Winput mcasp_aclkx,
" |% s- z- j. l5 O; i6 yinput axr0,
9 i, n( n$ z: f) I
output mcasp_afsr,
output mcasp_ahclkr,
- x: G/ L6 i( O& N5 `& ^8 E$ t+ l8 ]  Foutput mcasp_aclkr,
$ h5 J9 V# G8 N+ R. qoutput axr1,
) ^' P+ w9 N. n" L( N/ u

assign mcasp_afsr = mcasp_afsx;
; C* m% y1 k  D; f" A, {+ n5 fassign mcasp_aclkr = mcasp_aclkx;
9 {6 n, L$ K) A" U1 Y$ tassign mcasp_ahclkr = mcasp_ahclkx;
1 A4 x/ l4 i* G$ x9 jassign axr1 = axr0;

% U8 {; \' P3 j5 a

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

7 V2 G* {4 ^4 v! O( X

static void McASPI2SConfigure(void)
: {- _( a& T* d8 U! ^7 k. Y{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
* F0 _  {& M5 S) ]( O9 z" pMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
) U% M+ \6 M9 @. VMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
* t1 P. Q- h0 FMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
# Q* j9 X3 b/ N% U; zMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ Y. Q# f& Q) g/ JMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
7 G1 P$ P, x- _8 e2 T) T* l' w: zMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
3 Z2 N% |5 _3 L# [McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
) }$ {# [5 F1 [5 y3 D* jMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
8 R8 p, C1 `# G6 K) d7 V* m1 l" v/ b( MMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
# l' v  N) E" ^7 a1 V2 c! GMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
( [+ T0 j" {$ G5 h' P/ U7 n0x00, 0xFF);

/* configure the clock for transmitter */
6 L+ G6 O4 @, {: d5 e- n: rMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
: u' T% b8 d2 F0 bMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
/ b4 v3 Y7 _2 d+ L& l" L' S0x00, 0xFF);
; n: c3 |' G% s; c& z
/* Enable synchronization of RX and TX sections */
. \& w; D6 T& B7 O8 JMcASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
. K8 C4 ]0 r/ XMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
5 u2 K) U5 e; ]3 a- k0 {7 |** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
, O0 J. W- V9 B3 n6 ^% bMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
8 j( r- T8 N% C2 [2 ^! DMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
  ?1 R7 r/ K/ `* o2 I) J* l** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
0 e( ^5 j- G) m' j** Output - Serializer Tx is connected to the input of the codec
*/
$ W) K) L, t8 ^7 r+ x& ?& A& aMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
# I! u  x  D' k0 D| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
7 m( J* W0 h3 vMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
1 E* {6 m% J% \| MCASP_RX_SYNCERROR
% i2 Z! W# E: f/ t8 Y( D% V| MCASP_RX_OVERRUN);
# T% K- \- B7 G' ^) z}

static void I2SDataTxRxActivate(void)
' D8 z; T0 J" z. {% T/ Z{
# N0 C# W4 i# e# Z* ]2 y6 u/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
" e0 t# [( D+ L8 _/ S% g: rEDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
0 b: n2 n" B% |7 q. q  [McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
( u. E3 b3 T$ f" U1 Y3 _$ K6 @5 CMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
1 ^* k# r) L  oMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

$ r* {) c8 `7 c5 X2 S! _  F# Q9 C

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

( T& M. A& b5 |+ A% }3 M( }