MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
/ {4 P# L8 H. w, [6 j8 Vinput axr0,

output mcasp_afsr,
2 {: W4 P) a$ A& Z) a4 I% Toutput mcasp_ahclkr,
3 ~" f& w! L4 j7 M8 Moutput mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

# N3 L9 S2 w$ h2 i

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

8 W* X. j* Y; w+ S

static void McASPI2SConfigure(void)
' G  {; s2 d% i+ @( q  S1 n  w{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
" Y; ~4 S  |6 F$ K* qMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
$ p: d; m" q' Z( J  l- x+ JMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
3 q0 Z. p: ]7 p3 ~8 P9 yMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
. V. b: I' r$ K4 A/ O9 k) i4 R9 ?McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
: n6 Q# K8 o* K% K  v& d- h) f' XMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
/ |/ m2 w% {8 X! ]MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
. v2 N1 ?3 O8 H6 R# Q  XMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
: U0 }( d  F6 q1 V/ @/ GMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
- `2 {/ z5 c  NMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
$ |' f( n* A( P" ?' Y: ]& G* uMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);
4 ^2 x$ w7 X/ j) }
2 F$ ]* A! _$ t/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
" K3 P" O  W" d: u) V& D9 K, IMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
$ f/ F- D" _0 e2 WMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
/ @. y) L) A  _: m( [; N5 @$ v** Set the serializers, Currently only one serializer is set as
** transmitter and one serializer as receiver.
*/
; p1 v' ]/ |' \+ x' Y0 kMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
3 d# D. b* u: yMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
: Y, t$ r# y0 _& y& V1 V' P; q' p** Configure the McASP pins
% z9 R7 c' U, A# n0 l** Input - Frame Sync, Clock and Serializer Rx
** Output - Serializer Tx is connected to the input of the codec
/ T$ q3 V; N" k# r*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
# ]# v* n: X: N. e+ W| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
! U# u- h6 X2 H" B" p& F. V% o| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
: J9 G% s& I1 s* K6 l7 S+ h' N* Z| MCASP_TX_CLKFAIL
" a% J+ X# E* L9 \( H* Y| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) \, P' f' d+ v, a8 w% O| MCASP_RX_CLKFAIL
" J, h8 j+ e  e7 Y+ H1 w" A" {| MCASP_RX_SYNCERROR
# I* f5 n# [8 ^% @. ~4 u. t| MCASP_RX_OVERRUN);
}

static void I2SDataTxRxActivate(void)
( b! T4 g* B3 o; o5 l# b: K7 F{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
6 m  r! W/ S4 ^* X5 M( xMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
! z2 }" a1 Y  S7 DMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
+ d+ i6 a2 r1 u5 jwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
( T$ y& S1 D8 ?1 Z0 F/ uMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
6 `! K0 ~$ B# O  `  J; FMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
% v' K# a( R& h. x: p5 N$ T}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

+ c# ^, x0 i/ K* K