MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10435|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
5 z, `2 B; U9 k+ m) m+ T2 w/ q" _input mcasp_ahclkx,  k; a4 l5 g7 s0 [0 P2 k
input mcasp_aclkx,
" G0 r. T' m* {. h- {input axr0,
7 D) M/ f# K. I: a" P( u8 S# h: `$ L) B, X. w! e2 U9 ?4 A
output mcasp_afsr,
0 b6 P2 ^) j7 ioutput mcasp_ahclkr,
9 |) Q0 G9 n  F7 j' n* H! g- {! woutput mcasp_aclkr,
: ?$ N# b7 b: Aoutput axr1,/ H1 Z, q: U0 `( Y8 F2 {/ `5 v  g
assign mcasp_afsr = mcasp_afsx;$ r9 N0 U0 x9 D3 C& J  N, l' I
assign mcasp_aclkr = mcasp_aclkx;7 w" R! m4 K& d0 o) }
assign mcasp_ahclkr = mcasp_ahclkx;
" t4 U* {+ P% F' M( Sassign axr1 = axr0;
( \) B) g3 y4 x! ]- {6 q5 ~
# t; n9 Z7 b: E0 `6 X1 ]. n- r
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

: y3 k, i' A5 B
static void McASPI2SConfigure(void)) @" i1 z  K: A; Q
{/ I9 E1 K6 ?$ I; F
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
: N& a- f. t) m9 a9 i% Z3 oMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
, E: C& f2 x* f" l' n+ nMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);) l/ v( s1 [9 p
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */$ H% v/ I4 O' n- j$ G
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ X2 x' z0 l7 G7 o( a+ O
MCASP_RX_MODE_DMA);
% z% ]2 r4 u9 N5 ~: [5 XMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 V5 Z! o. ?8 b1 t! N9 J2 X# w, {MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */& Q2 f: A2 a& s3 f: x
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
& Y) f" J! @+ J" C' v7 U% s2 g; _MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
) z  r1 S; u* I2 Z0 p  hMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 3 s+ g/ T! Y  c0 O' \! \" j3 J  j
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
$ F1 Q; m% k0 Q% i6 l5 hMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);$ K. Q8 m- r1 w1 W4 a; h- H
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
! Z2 F, Q4 n5 p! r' GMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
1 D, W8 G& N  D/ u+ v# b0x00, 0xFF);
/* configure the clock for transmitter */+ d2 F; h' l1 E* ~( f
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
* c  X) t7 ]; {8 h# a( W1 vMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 6 D; A- h! d6 R, [
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
  E& s) ]+ q! Q2 U9 u0x00, 0xFF);
" z: |) l& }9 f, Z: g
. [* Z& W( D7 i) m2 w  |+ z/* Enable synchronization of RX and TX sections */ 9 I3 ?+ Z* @4 `# u' _
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
% v( S' Y/ h2 H, cMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
! R. |; ~! ^1 |' P# H4 t1 J! C9 XMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
7 G) p9 H' K$ Y' o4 F0 t4 q3 u** Set the serializers, Currently only one serializer is set as2 s0 u: [) {+ \5 ~
** transmitter and one serializer as receiver.
0 i3 Y1 V8 S0 K4 b" ]$ L*/
# @" G+ D' H+ `" LMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
# B0 [- B; d! r+ ~- h- Z# |& ^' }0 C! bMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*/ M6 W+ |7 Q' i" k3 `; q
** Configure the McASP pins
; A1 u+ d4 n: P& g1 B3 n! K** Input - Frame Sync, Clock and Serializer Rx+ r8 v$ U* Z9 ~8 {6 r
** Output - Serializer Tx is connected to the input of the codec
+ ^9 O; q" G8 u) f*/
0 ]% |# ?9 C# p1 d, u( b- M& w/ P$ WMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);9 J0 y1 j3 v+ r5 w5 d
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));% e, N& n8 |! w& B7 q1 E0 ^: N( ^
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX$ h: A; Y0 B4 T; f
| MCASP_PIN_ACLKX( f% _9 E8 F5 A
| MCASP_PIN_AHCLKX) q: l% K1 e! M& L; i
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */( _& i9 T2 ~1 P
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
' t$ v4 B, K/ p( d" T$ ?' {+ V: {| MCASP_TX_CLKFAIL / j9 A- F6 T/ g0 j+ x- B1 x" p$ B- S
| MCASP_TX_SYNCERROR
4 ~6 r# f  {; v| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR $ H8 f# s  r; e: n) t, r
| MCASP_RX_CLKFAIL) Z% N' @/ ^( D% i$ M9 G* X2 p6 Y
| MCASP_RX_SYNCERROR 9 H6 w7 U% a, {  |, ^- I% x/ n& f
| MCASP_RX_OVERRUN);
5 U) h9 S7 r  B" Z0 S}
static void I2SDataTxRxActivate(void)! O6 S2 i5 k" _) {6 H
{
, u: ]9 @2 M( V/ C* g/* Start the clocks */
' R8 C9 N  h9 l; _4 L$ R. @McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
$ g4 R2 }7 n# D# e, a8 fMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
  P& b7 v% c; N. qEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
( E, X3 A, ^( J6 t6 cEDMA3_TRIG_MODE_EVENT);* y7 x. r2 \. o) y, p
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, % ~7 p: [' w+ Q. v; }) P6 J
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */* H: f9 `% ~, w' v, x1 a' B
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);9 s+ U1 O/ I; i
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
8 H8 ?; e* P! M7 F/ V9 x) rwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */4 Z- c" o3 l, {5 _% s& g; U
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);% z1 F: h8 m) j: F
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
' q4 H3 H7 D& g. {2 ^}
) b7 x  o) |  O) }
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
4 v3 t$ S7 y2 i$ C$ H$ r& P! F) y/ x0 X
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-6 18:00 , Processed in 0.049025 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表