|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,
0 a$ r$ P; T j) r: [: ~( G& [( F$ Zinput mcasp_ahclkx,1 R% M) P6 Z: U4 i& b
input mcasp_aclkx,' A0 E! l" p" ~1 G
input axr0,1 ^; m+ B4 o" B; s
$ J( Q% [5 e8 J; D/ ioutput mcasp_afsr,
+ {! j5 U/ d6 X* d, d% w! Y* Aoutput mcasp_ahclkr,: r# k+ v3 u# B8 c `) q5 J' {8 ?
output mcasp_aclkr,
3 \! t9 A3 y% X- m: R+ T, aoutput axr1,9 C0 k! ?* I" ~, Q x% T- ]# E* _. ]
assign mcasp_afsr = mcasp_afsx;
# t S, z8 K: }% t/ Oassign mcasp_aclkr = mcasp_aclkx;, N7 _/ v9 s# _; R* Q6 \7 y
assign mcasp_ahclkr = mcasp_ahclkx;% C$ J# w- `1 P
assign axr1 = axr0;
4 N( C' _0 I! [; q1 k4 E' o8 ~& |- r1 g( O A
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。 % Q; @) C( B, o+ y2 D/ O0 F1 x0 v
static void McASPI2SConfigure(void)! h3 k; _( }7 {; v5 h, Q# w: }
{
( a& L# \# x1 D& ?$ ]2 [McASPRxReset(SOC_MCASP_0_CTRL_REGS);( ~5 n7 z' e7 C H8 C: \
McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */3 d3 }# k# d/ L; G& q3 P
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);+ K# I( p/ S: a; l9 i$ f3 \
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */% ^6 c/ E6 A9 K
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* I% R; c/ ?8 TMCASP_RX_MODE_DMA);
* h, ]# C6 j" r- X& c+ ~1 r# d9 jMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
* v, j2 p' c# L4 m" TMCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */3 p& L! E& v c" M; m* r4 O
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, 1 Z6 s9 Z9 ?4 p2 {: O9 n4 t
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);0 ~- t: t6 G! ?" T9 [% C* L
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, 7 m/ p* P# t! \( \& Z
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
7 Y) h- v' t3 VMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
* q5 F1 r$ _, T& t: RMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 7 M9 t* D0 t: E; |8 ~. R
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
2 g0 D6 f7 F6 [0x00, 0xFF); /* configure the clock for transmitter */4 r* J9 Q! |, f6 y" A
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
# W, j8 ~ P% J1 yMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); / s, t+ M; r5 Y2 I" B$ s+ W! Z
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
7 |3 U# U3 Y. M3 x( i7 m/ N, N0x00, 0xFF);6 r2 ]* I0 c2 }- i
6 U3 h7 ?& {* w6 `/* Enable synchronization of RX and TX sections */ . U/ t; M8 j( s( ?9 Z
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */
& k* ~* E$ U5 z5 A7 x/ X; @McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
Q' x/ n) k; I$ X/ jMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
# r* |& S& l3 \ v' z2 k** Set the serializers, Currently only one serializer is set as
. A1 W6 d$ B) d/ P/ S, p5 O2 v& Z** transmitter and one serializer as receiver.
! p7 L# \, O1 |& [0 Q- ~) J*/4 p8 B6 Q$ L$ R
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);* V. L3 Z9 U+ i8 e" y0 X/ Q- M: y
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
$ K) B, R2 z, F! m** Configure the McASP pins
2 e# W7 I1 ?1 Y- e. c2 E** Input - Frame Sync, Clock and Serializer Rx
" M2 D& b, y! s0 J5 S, c** Output - Serializer Tx is connected to the input of the codec
; l6 _8 [0 v: d, O; s: k1 T e1 }*/$ r* a+ b6 Q" R8 d! `5 L" l$ e
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);- @/ C/ Q/ k3 a; O: V$ s; i0 j& j
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));+ b! N6 g7 p6 C7 D& Y. ^
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX, o! e% S: y4 g7 m+ [
| MCASP_PIN_ACLKX
$ Z# Q" s- l( g; D6 k| MCASP_PIN_AHCLKX7 M1 |2 t, W; i* H# x+ ~6 O8 C, G
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */
' j4 s6 I& z% BMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 D7 b+ x/ w7 Y$ P. F4 U4 @| MCASP_TX_CLKFAIL
# E+ E8 ?" U6 ^7 j, o) r" X M) l| MCASP_TX_SYNCERROR* X+ L) O) k. o- r" G, E0 ~, f, Y
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 0 z* S# c3 N* T" {
| MCASP_RX_CLKFAIL8 y7 v2 x+ Y. t! g7 x" z6 D+ a/ O% D
| MCASP_RX_SYNCERROR ) @4 P9 N; w0 a' G
| MCASP_RX_OVERRUN);
3 X$ O8 G) ^( A# O0 D: j9 n} static void I2SDataTxRxActivate(void)! B8 s' g/ t- e1 o% U
{
4 V; i8 |4 B. i/ ~/* Start the clocks */. O9 e* l9 G) U3 `
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
' ~( l0 D% W8 | |' e* l" qMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */
# p9 N- V4 N; N. u3 E3 r0 X& zEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
" y# D/ R: H2 zEDMA3_TRIG_MODE_EVENT);
7 o" f! O Q7 ^EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
( e+ `( ]* S! OEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */3 x0 e0 k! a6 l3 s$ I/ o
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
6 n2 P. z: o' l8 b/ K$ EMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
! Z( \" U# }, h% N7 hwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */
: g8 D4 V1 `, {/ PMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);( X6 q( o; Q5 S
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
" l" @' Q1 ?9 @4 {0 ?} . x( w" C% m) O, ~' e
请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
; s8 g. u& `0 O |