MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
input mcasp_aclkx,
- G: D6 T6 g6 Sinput axr0,
% a2 P: I8 V+ ~, o
output mcasp_afsr,
output mcasp_ahclkr,
output mcasp_aclkr,
( g0 ^6 I0 h; I, g. f9 q, M0 qoutput axr1,
) k* n* {& B" R4 x/ v& m

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
2 g# ?' L6 c/ d7 Gassign mcasp_ahclkr = mcasp_ahclkx;
' V$ C6 g$ D& t4 h0 @; H8 Iassign axr1 = axr0;

6 R  a3 H5 g/ z3 C) m4 p" H

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

static void McASPI2SConfigure(void)
* A* H/ \* F- Y8 j- r{
5 w, V$ L$ m& fMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
* ~# e5 B# E# ^* @- }6 gMcASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
" V) |, q! S/ v% Q! |2 ]McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
! g. X8 f) M. p) ~; x" H& qMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
6 [+ r3 `6 F) N' }McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
9 K* g7 G! |9 L- g, eMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
: Q* c" B+ W% Q6 AMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
: K) A( ?1 \$ \1 O2 zMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
3 \& O" p5 v8 {6 }McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

5 [; G: x( K$ d) l/* Enable synchronization of RX and TX sections */
! y* C0 c( S% i) {. H8 [% M9 [McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
* i* P/ K. g" w1 M: |- |: ZMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
8 b2 g3 G# }  o8 kMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
! h. o4 R  B5 m8 e** Set the serializers, Currently only one serializer is set as
4 N9 ~) v" `1 Q% L) ~8 G5 V** transmitter and one serializer as receiver.
7 W# ~( _( E1 v6 D$ |* N*/
; ~$ x: z/ E) X1 D6 d8 U2 L* AMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
# P  C; r+ L7 p" p1 |0 m** Configure the McASP pins
/ g" Z& S9 u/ F! M# K** Input - Frame Sync, Clock and Serializer Rx
7 R8 z/ m) n' S- e2 i+ {** Output - Serializer Tx is connected to the input of the codec
*/
1 _5 o+ }* t+ m+ `' b- P" tMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
) l0 k6 ?6 d( e$ v7 v1 EMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
| MCASP_PIN_ACLKX
! z# Q& r7 r, D| MCASP_PIN_AHCLKX
/ w) ~4 N0 q$ c. `| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
8 a# r! J. `; j4 X# J, \6 p| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
: C7 a2 [5 z  I| MCASP_RX_SYNCERROR
3 u. G0 y) t( r" z" s6 q7 P* {| MCASP_RX_OVERRUN);
3 I9 T" @5 r* y3 A}

static void I2SDataTxRxActivate(void)
{
/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  ~! q3 W, c) l9 N5 Z7 SEDMA3_TRIG_MODE_EVENT);
/ r, t% f- |) `' b1 M$ q3 |EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
$ a$ D' j2 _' }1 QEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
# T% o- Z. {9 s6 KMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
" l0 w6 z% U0 j, hMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
3 T; K: }( L& X: Q0 W2 MMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
& V4 S0 b0 [& [# jMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.