MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10802|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,( _5 `- E% ?* L8 v" |
input mcasp_ahclkx,$ m9 x7 v/ \$ @3 a! g$ w
input mcasp_aclkx,
2 g9 j1 R1 z7 ginput axr0,
. A9 L% F0 }' K3 P8 S; {* h) ?, E3 ~4 J& ^+ \
output mcasp_afsr,! q0 L& A- n" k2 Y- y* v( L
output mcasp_ahclkr,9 {4 h' Z& R9 @; D, y+ d8 t% [
output mcasp_aclkr,
5 ]) F2 l% i( U; y, I. Q) loutput axr1,
+ y  E3 Z" W6 B! W* }& Z
assign mcasp_afsr = mcasp_afsx;& ], A2 r+ [1 l/ p! H: ~" q' h7 Y4 r
assign mcasp_aclkr = mcasp_aclkx;
, C; u" H7 t! M" c# l: H5 nassign mcasp_ahclkr = mcasp_ahclkx;
( h; s- W$ |* a/ a3 L5 wassign axr1 = axr0;
. b+ \& n. O, j7 }6 [- j3 ^$ t

+ ~" h3 t7 v5 c' \  z+ r
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
3 S6 @1 ~1 v; i3 g2 p4 G
static void McASPI2SConfigure(void)! T, m3 I; N3 p
{4 u- y7 D5 n1 p/ k( d
McASPRxReset(SOC_MCASP_0_CTRL_REGS);( `. U# k* K) j  O- M
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */' P- a' F: q6 C
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);' v* q" C  K& `
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
, h" s: O' n# `# M( b' r8 k5 t, H1 xMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
6 z9 O# P. z% S$ CMCASP_RX_MODE_DMA);
* i' y; u( b. u& R4 aMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,% W" B: _# C& v+ l
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */) R% F1 k/ f1 C4 s$ N
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
/ W: K: R8 d$ G- ^7 ^: `MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
9 i' v+ E* r9 rMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,   ~7 _% E& G4 l& \
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */0 V6 a/ j) I& T: u
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);% {2 z, b0 s' v/ ?5 Q1 g" P
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
& r/ j, e( l3 }( {! EMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,5 u( j# h4 _& p( W( {. Y; Y
0x00, 0xFF);
/* configure the clock for transmitter */
4 ?$ s3 R3 ^5 T4 }7 MMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);5 t! H0 d, k* l! W, D
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 6 n: X) E* q: R; v5 \
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
3 l" u0 \0 N$ V: J; T8 [. C4 i0x00, 0xFF);
& y5 M# }8 B; c; G2 ^
' Z: S0 S$ g5 \* D% ]/* Enable synchronization of RX and TX sections */ ! n/ m5 S! {4 a7 y! M7 m
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */
: R8 `* w' i; E/ U$ L/ q2 a  wMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);1 k$ \% \" Z& F7 m
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*( ?' [% F$ i( Q
** Set the serializers, Currently only one serializer is set as
, N1 e: r; n0 Y( t  v; c** transmitter and one serializer as receiver.$ ]8 \! D( P# l+ ]; k3 [! `# m
*/4 _' |; {! x; v0 Y5 w
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
$ q; X/ B% z0 |- J. l1 RMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
1 H* N, m  ]. ^/ q** Configure the McASP pins
+ F/ Z7 K/ F8 l$ m- |) j** Input - Frame Sync, Clock and Serializer Rx
; `7 V& \/ t, r/ V' x/ e** Output - Serializer Tx is connected to the input of the codec
% n# V# W$ c- y5 u+ `*/
- n1 s4 }" A- h) XMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);2 ^4 A1 t# ~% P. i1 ?9 o
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));* \' k' G! M7 H# `
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX  ]8 l4 s9 K4 \3 X
| MCASP_PIN_ACLKX2 N. `# M; }4 U
| MCASP_PIN_AHCLKX
# K6 j. ]: g: V. b| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */7 _( j: |! D& A4 Z* R2 a* l7 n
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ) j# ^- P0 B5 m; v$ @8 z, I% w$ g8 ]
| MCASP_TX_CLKFAIL
: v- \2 `  o  s| MCASP_TX_SYNCERROR- e* L6 `; p: ~: ?0 A0 E5 F
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR $ n: r9 K9 K5 G5 c( V; b2 g
| MCASP_RX_CLKFAIL
4 p+ G8 m+ Q2 Q| MCASP_RX_SYNCERROR
5 h" e" W: @( p# f. L| MCASP_RX_OVERRUN);
, Y+ b, h% J8 J, j# K}
static void I2SDataTxRxActivate(void)
) i* m' t& E' k8 A+ D6 ^{' `5 L2 v$ `: x6 `
/* Start the clocks */
, A/ K4 H2 U. p( Y2 T* e1 WMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);/ {; _4 J9 X3 C
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
9 S% v/ @! ^( i* g' j3 k- MEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
$ x0 B, Q3 W7 p) O; rEDMA3_TRIG_MODE_EVENT);( ?" b3 ?& e: e, w! U0 L0 T, K
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 5 q% F! q& F2 L6 T! g
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */; r3 i0 B7 K4 I' g
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
. K/ ?' E6 q* {; T% [1 BMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
- D* _* n! f9 w% O$ Bwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
! e+ M: x: I2 |! m1 l& k. DMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);5 O* n$ o; J3 A  H# w9 s
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);8 L$ ^2 g5 U3 ?: Y
}

! a: z% ~, R( q# [& S+ }; H
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

  m0 y! g- \3 \. {  X1 X% L2 T
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-2-16 06:09 , Processed in 0.038086 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表