MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
  u& |+ A% \  S9 H7 n. s: g) D$ cinput mcasp_ahclkx,
1 s9 u& F1 q% K9 u1 b( Finput mcasp_aclkx,
input axr0,

output mcasp_afsr,
! D) F. L) Q7 m- routput mcasp_ahclkr,
output mcasp_aclkr,
( D, _. Q0 J6 @- _. youtput axr1,

assign mcasp_afsr = mcasp_afsx;
assign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
assign axr1 = axr0;

; M# v" P2 z& I+ z7 J4 b

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

; F) H" I) B# ?. ~9 F

static void McASPI2SConfigure(void)
{
1 p0 e3 `3 ^; X" a8 S: r) X. T4 eMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
( S$ s/ P" C: T. z2 MMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
8 K# `; D  G  a. }3 U- rMcASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
$ ^1 [! l( d% uMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_RX_MODE_DMA);
0 A6 J# y7 M+ V( s4 h' }McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
- W  A1 l+ @7 N# gMCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
) R; e( p7 [! W' t2 J, e! ZMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
4 Y$ Z; N4 {. BMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& U9 i& o3 C* [2 H1 [0x00, 0xFF);

/* configure the clock for transmitter */
  _; _1 |7 R1 x+ M+ j0 l- l9 T2 K. k' x7 `McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
: J2 Z  B8 x1 |8 H- d, \McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
4 a8 l1 O% |0 R# y0x00, 0xFF);

0 f! J$ i4 Z4 m/ F9 U, N0 `/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
2 Z. e" b8 r: M  d5 b" ?7 B/ W) A- HMcASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
0 A: m) [- O, SMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
  `% M+ Q! a$ F** Set the serializers, Currently only one serializer is set as
9 X6 ], ?: N8 \0 c** transmitter and one serializer as receiver.
( k" Q( \3 X& l*/
; ~! G9 m9 A) e$ I" AMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
8 R& o! t! T' {9 J1 y+ x% N+ A2 Y** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
: }8 M$ s& a5 @9 Y, H** Output - Serializer Tx is connected to the input of the codec
*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
5 r% G" [) r3 V9 L# f" @McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! u3 B) N0 P" N! d2 [| MCASP_PIN_ACLKX
| MCASP_PIN_AHCLKX
| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
4 T3 L/ [: x% aMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
| MCASP_TX_CLKFAIL
| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
| MCASP_RX_CLKFAIL
) U* K* D% w) n, b| MCASP_RX_SYNCERROR
| MCASP_RX_OVERRUN);
  I+ o$ R( U. G& ?' j9 S' _}

static void I2SDataTxRxActivate(void)
{
0 M" S8 S$ [; W- e( n/* Start the clocks */
% E1 P* P/ d) G0 bMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
2 L6 N$ M- [. N2 w/ CEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
9 h- `- B( ]$ P9 h! tEDMA3_TRIG_MODE_EVENT);
. Q% _$ g  q% ]8 c( S- R; ^: kEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
  o) A% W+ A1 i# E9 Y; A( s1 yEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
; s* P  g7 K4 e  W! gMcASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
/ @( y2 V) L5 z, u9 xwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
' o. f* H9 z" fMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.