MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 9127|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
# F! |0 W2 j4 Winput mcasp_ahclkx,, l( q& Q) ?! b: A
input mcasp_aclkx,9 H" R  {" j7 A9 U0 z
input axr0,
5 `( Q& {/ u" ~; k  h: v1 d7 C
5 H" ^' \: R- L7 q0 Boutput mcasp_afsr,
8 C: s/ g6 W% Y# a* f% L; J4 Joutput mcasp_ahclkr,8 M6 P& K% J9 I! i' i
output mcasp_aclkr,2 h+ g8 A! S4 ]; ?
output axr1,) q7 c$ y- `2 O1 L
assign mcasp_afsr = mcasp_afsx;
, U1 |5 f( Z+ O0 f- iassign mcasp_aclkr = mcasp_aclkx;4 R" w9 U+ T: Z9 J& ~# U% Z2 g
assign mcasp_ahclkr = mcasp_ahclkx;+ j4 W9 L: J4 _
assign axr1 = axr0;

' z6 g: y' {2 U( i5 M( i* r' b7 F
2 m6 l# w1 b* a" V+ o+ B5 P
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

/ ~0 a  i1 i6 U" _" @
static void McASPI2SConfigure(void)& l/ P0 e1 C5 H  v4 ?4 S5 [5 N3 F
{; q# }/ q+ t4 K' u4 _( ^& U$ |
McASPRxReset(SOC_MCASP_0_CTRL_REGS);; V* A: F; ~9 T3 s: M  @1 z
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */0 H% q8 L9 y) T' j+ k) {
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);# x0 L6 f: f- |( ]8 |
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
. ?/ F; w3 }: S- I4 D+ u. k$ `" EMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,+ T, V- u" \+ t6 C9 _
MCASP_RX_MODE_DMA);: d8 E: \/ F8 a6 P. j; ?# n4 M
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
. z. C4 o' m4 b& x8 H/ E$ V6 R6 eMCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
+ m" i! }& d$ w" ]8 r5 WMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
, M4 D, L" H& B" m, T+ l, Y9 d6 }MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
; Y  x6 ]! y5 a2 P8 C. b* L. R2 MMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
  r5 L9 R& d1 ~8 ~MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */  h) Y. r' ?8 o% K8 d7 p+ a
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
, R/ ]4 U+ j! }" w+ R# FMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);   P8 h( V( R8 `
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
9 G+ N* U0 M* y$ M0x00, 0xFF);
/* configure the clock for transmitter */
- D  m0 b* X* B2 A4 f& HMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
' G1 s. i4 h2 W9 g6 [McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); 1 V( ^1 p7 u( J: l* g6 O9 e
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,  F  A5 G, L/ G) j
0x00, 0xFF);
: I+ K) m8 F6 @2 }' ]* X. f/ B, E3 f7 i  B/ W* s
/* Enable synchronization of RX and TX sections */
- u1 |" f0 C' M7 t8 ~McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */3 \$ k( P, c8 h
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);- I9 s; A! v; ?% s
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
" k! u- w& o% i! b; e- P0 P** Set the serializers, Currently only one serializer is set as; N% h) K9 ~# ]1 J
** transmitter and one serializer as receiver.
% _/ `0 U+ t9 ?# ]# Q" Y  j*/
8 b4 I" D4 C7 q- U* g& OMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);4 m- ~# J# e( w% x/ U# {  i$ Z: M
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*+ O, W9 r/ a1 }, [
** Configure the McASP pins
- S8 {' D1 |1 `3 X** Input - Frame Sync, Clock and Serializer Rx
. V) H: k6 N% e7 K** Output - Serializer Tx is connected to the input of the codec + }" E6 x/ n/ S* ]  y. R+ }- ?' Z
*/
* ?+ y( a' u3 `8 t" Z" LMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);& }& c, m2 q9 V8 i7 |3 \
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));  r6 _/ Y0 w& L  J/ d& |
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
! h' C0 f0 Y  r| MCASP_PIN_ACLKX
7 O! [1 x; T" T" ^| MCASP_PIN_AHCLKX
& ^' K- H" h* l" X| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
# v* X. o1 V5 Q) EMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ! g+ }- C( c2 }8 w
| MCASP_TX_CLKFAIL 6 {9 E  m: J( p7 E0 U
| MCASP_TX_SYNCERROR
  z9 m7 A- r" e. y4 h| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
6 ~4 K6 X8 g1 ^5 \| MCASP_RX_CLKFAIL
/ U& t- [2 L" u! i/ L+ f6 d| MCASP_RX_SYNCERROR
" M0 L! K# I7 y9 f| MCASP_RX_OVERRUN);
# ~. M! P  ?$ @4 H}
static void I2SDataTxRxActivate(void)% _6 ]4 O1 s% N) Z$ P  d
{% D+ j# S$ s  N, z* }: u
/* Start the clocks */
! u1 F9 D) Y, {) |) h1 C0 BMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);* e3 W0 @3 V; K& d$ k. Y, q
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
0 F! q7 B$ ^1 Z3 X; yEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
- N6 ^0 o# l. N) MEDMA3_TRIG_MODE_EVENT);
4 l' z2 G! x9 h# c1 tEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
' v4 R' `$ e# }  F/ n! p9 Y, K0 W  N( GEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */8 P( B% C) S7 w! k2 C; r
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
# y& U1 l# N# G$ G0 U/ TMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero *// p1 n0 e' T4 S; i! `
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */6 m, i+ ]" P: S1 T% s& E1 p6 Z( w
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);+ Z3 x. }1 M" S& M
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 H* Y7 |# h0 f* u, v}
  V* N: m2 m( S0 r
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
9 O6 G: d0 l3 y. o
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-20 20:49 , Processed in 0.039928 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表