MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 8697|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1212

积分

金牌会员

Rank: 6Rank: 6

积分
1212
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
/ y; ]% [; M  e, I2 Qinput mcasp_ahclkx,/ {. t1 L" n% Y( @
input mcasp_aclkx,& p" f: X" f- ?7 H' ^
input axr0,
* ]. E% \3 {8 {# P3 M/ p  I+ D% f8 {0 L; m9 K3 }
output mcasp_afsr,7 @7 J' v3 r  L( S8 c
output mcasp_ahclkr,# t9 i: k& l9 I) y; C" C) L' ]5 e2 }
output mcasp_aclkr,7 j9 J5 x2 E" K& [) ?/ c' u
output axr1,# ]; \; x6 p( L7 g8 d$ I& X2 x
assign mcasp_afsr = mcasp_afsx;
3 E2 ~) i! J) P* \5 zassign mcasp_aclkr = mcasp_aclkx;" H' l3 {8 h1 M; t, u
assign mcasp_ahclkr = mcasp_ahclkx;& q. m& q  k2 B/ y2 `
assign axr1 = axr0;

4 K# k% E' x5 R  M6 d" e0 P' I3 G6 A
. z( z4 a  x2 Z1 @8 o
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

6 D7 d3 G8 G7 Y: b3 V
static void McASPI2SConfigure(void)
' P' K) i, ~+ A% h1 |{
9 ~0 [3 R! S) _$ v' MMcASPRxReset(SOC_MCASP_0_CTRL_REGS);' N1 J8 y: n  U' F3 ]$ z# F
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */' \3 c5 a/ ?4 K9 [7 M
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);& C' G2 W; g  a0 Y
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
* F. i6 G- x$ M. R$ cMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
' h9 w" K: ?3 ?3 o: p- j' S7 @% K% xMCASP_RX_MODE_DMA);
; A! X8 j. W5 f; X0 MMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,& ?1 o5 [5 b: K$ H/ T/ i
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
) \; I( s0 K4 Q! `, e/ j7 Y! MMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
5 N. y! \+ P9 l+ M# e' A+ q3 [0 HMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);7 V0 C9 q, ^! q0 j
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
  ~1 n( l6 g9 w/ _MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */
8 R3 P" r5 t$ p. k/ ~McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
" y& w& j" |! uMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); 6 F, K9 ~' C- X7 g
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
5 x4 M$ L5 {/ Z( g1 ]3 @9 D6 I0x00, 0xFF);
/* configure the clock for transmitter */
; r- G! ^* p  Z; L/ UMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);+ V# Z6 y$ t1 A
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
$ v+ R/ D9 b6 \0 yMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
4 w; r8 Y- S# @8 J0x00, 0xFF);3 q- k# w+ W, q) e6 L* v

1 m0 g7 n+ D  H# l5 a5 p3 x9 l7 P/* Enable synchronization of RX and TX sections */ : a0 c3 U1 B5 x, |& A
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */# _+ F) I# Q2 v- [. b
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);3 b" t; P& A7 \: g
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
5 R. w3 K; Y- _' J( u/ y/ _. v** Set the serializers, Currently only one serializer is set as
+ j" {2 `, q1 Z/ Q4 N! h** transmitter and one serializer as receiver.
* n* j4 N& c8 |: G! ~*/* w3 a! C1 n( g
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);5 O$ W" }2 e( Y; i. @- p) r4 Q
McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
/ `+ S) J+ `4 K  r3 y** Configure the McASP pins 7 a# k" e- j4 ~: e0 o0 _
** Input - Frame Sync, Clock and Serializer Rx- D" l1 q4 G" I/ J
** Output - Serializer Tx is connected to the input of the codec * K. j  U' N5 Q' b; g* I
*/
9 u4 ?" x" V/ r8 n3 w9 D% J) m. F( oMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
/ P; v6 m, p+ K- s9 \5 kMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));* P5 F" g% ?  g: y
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX5 Z6 j  v& r) `. S
| MCASP_PIN_ACLKX! C* }4 q7 K# h' E! N, E1 m
| MCASP_PIN_AHCLKX4 D* b/ ^  W! P' r  b2 A/ `
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */( b; Y4 e& S: J! q5 a0 l6 T! `
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR ; b0 i, e/ t" F9 q
| MCASP_TX_CLKFAIL , Y4 J7 r7 T  L) v# t
| MCASP_TX_SYNCERROR
6 J. A/ @( Y& I2 r| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
6 d. d/ @% X- W! v& s. r| MCASP_RX_CLKFAIL% c( s- b! [; e. ^: g
| MCASP_RX_SYNCERROR , u+ B$ i  U+ V& j6 @
| MCASP_RX_OVERRUN);- x! s# a. ]' ~
}
static void I2SDataTxRxActivate(void)! p* Q. m/ ~; z' V/ A- O
{. F* M, @. N" H. H& _0 U5 _  |. c
/* Start the clocks */
& n5 ~" _# x, j9 e6 QMcASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
5 l# b% X' A% G# q$ K; t7 eMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */! {& \# L2 `0 |& C8 |+ v: E
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,3 S9 _# b/ ]$ [. S4 i; J  G7 z3 G7 O
EDMA3_TRIG_MODE_EVENT);& M8 r% [$ @  `" e
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
, e! K! }9 I2 [! Y6 ]EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */8 N* {, m- y/ J$ p6 _
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
6 Y5 {0 p/ b: F: d( x/ hMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */
0 K# C# _3 W  A; A. \4 c- j; w' Hwhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
4 G/ m# i# R1 EMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);: \& r# s3 w0 z" W* [* N, ^
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);$ f% q) |; Q( X0 F
}
* z9 i/ e! M; q' ]( h
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

. r7 e, k% ^$ Q
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-12-2 09:29 , Processed in 0.040571 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表