MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11758|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1215

积分

金牌会员

Rank: 6Rank: 6

积分
1215
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,, A2 I: p7 ~4 ^. q
input mcasp_ahclkx,
( L" P1 U8 B* |2 {" Winput mcasp_aclkx,/ E; E( \# V8 v6 V7 ?& g1 d$ s9 ^0 ^
input axr0,) g' J4 j( |; P0 I- t: E( A: b1 T' V

! c- T4 U- F# j* B1 Y6 S6 qoutput mcasp_afsr,& b  `8 o' \  y9 M) U  ~$ @, I
output mcasp_ahclkr,
1 D& W( I. P; Q% C4 C: ooutput mcasp_aclkr,
- w2 P7 m2 X% B  O7 Youtput axr1,
7 l; X8 d$ t6 C9 y5 w/ p8 d8 x
assign mcasp_afsr = mcasp_afsx;
4 E" s  @; e( J) {( Y' A) fassign mcasp_aclkr = mcasp_aclkx;
" I: w( n1 |" p3 w+ z; _assign mcasp_ahclkr = mcasp_ahclkx;% z% \( g# l* Z7 G3 F
assign axr1 = axr0;

( E* R9 i5 s! c) L) \8 P. c
% i# _9 h; E9 Q! h  T
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。
9 S( V$ N: ?8 D# \+ w0 s. h$ R5 ]6 [
static void McASPI2SConfigure(void)
0 Z( J( {. Z' ?2 G$ q{
. ~/ k7 A) D1 r" F2 P! VMcASPRxReset(SOC_MCASP_0_CTRL_REGS);
6 B4 G5 g6 d4 X: u9 ]3 `McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
8 M, I) p% j0 w& y! G0 PMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);- L$ v1 `' X" w9 ?8 D+ D! L0 p% |
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
( D* g( x) q3 G2 d/ a$ |  TMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,: Z$ z; X1 q- a$ T3 I) u
MCASP_RX_MODE_DMA);
( ?) G: K% u* _, z6 W0 h' V! sMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,8 P" d9 A, C$ b4 N4 p
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */5 r$ g) C7 E# @( K) M; E4 g
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
: X& N3 R- g* z0 Z% i: O8 Q; `MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
8 h2 V0 W, w1 D8 cMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
" \2 M: f0 h+ P. U! t+ j/ v/ RMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */1 a* k+ O$ W& K1 c% p
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
+ c5 `& @+ i7 g( Q5 I4 YMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);   N6 v# A+ M9 P" z
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,; U$ S$ h7 ^- j' A. v/ s
0x00, 0xFF);
/* configure the clock for transmitter */
/ e6 W" {  d5 b3 wMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
. ^$ T3 ]% ?8 b2 ?( @  m6 F3 FMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); * R( s7 T( e! `4 J* u9 ]( i5 ]9 r: ]
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
8 T1 h/ j# Y' r3 C0x00, 0xFF);
  q4 c. x( q$ G/ S, @; @% P% M" j3 x
/* Enable synchronization of RX and TX sections */ 8 J1 [0 a6 x4 k% _! C
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */* P9 l; i% z- u: |4 S% W7 w& S
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);! X/ z% S% ^1 V- R6 I3 R! \
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*) c* z: C; w' `
** Set the serializers, Currently only one serializer is set as6 ^4 s" t, l, c' Y
** transmitter and one serializer as receiver./ ~: b4 O8 ]' Y  x
*/+ p  f; q: a( Y% w
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
1 M, B) L5 b! \McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*2 v3 ~' t6 D% V
** Configure the McASP pins
" h2 B8 D% N+ u# L4 L( W- |** Input - Frame Sync, Clock and Serializer Rx( N' d% E  O, p1 K% H) k
** Output - Serializer Tx is connected to the input of the codec
- G+ M8 C2 n7 B% ]) x0 p  _  H*// b+ \7 y" @. K9 Y9 b
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);) o0 I2 z  H) _" {
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
8 c4 B: r9 X$ }9 }9 Q! F4 L) Z) MMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
3 r1 s4 W+ Z% Q| MCASP_PIN_ACLKX
% {9 c) F" t" U6 U! ?9 F| MCASP_PIN_AHCLKX
* L& Z# |2 V# k1 x- e| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */* U. _% K+ x4 g8 u
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
9 B  k4 S) ]3 L$ [/ X' n- u& L# c7 \| MCASP_TX_CLKFAIL " W5 i# w3 _; O) V' h! z  D& _
| MCASP_TX_SYNCERROR( a# R; \' y. F
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR 4 b. ~( G% E6 y: e, |
| MCASP_RX_CLKFAIL  }4 }5 L7 v6 d4 D5 r3 l
| MCASP_RX_SYNCERROR ; Z, t( A& v( c% d! {/ \- g7 |+ w
| MCASP_RX_OVERRUN);
  Q& ^. V. h# ]/ X$ k5 Z$ u}
static void I2SDataTxRxActivate(void)! @& Q8 F& Y4 `! _
{
+ `' y+ q8 F$ x( g5 ~: [+ o/* Start the clocks */. d' V9 Z$ X3 B$ f5 [; D
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
" r9 q& \0 s6 w- l4 }( AMcASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
, L2 w* E! x+ L  j9 l, J+ @EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
# l2 `, q2 x+ x( pEDMA3_TRIG_MODE_EVENT);5 I5 Z( r  J2 V! y5 |' W% m+ U
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 2 d% v6 R; \. p! D
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */6 J5 H4 J3 p+ n# x0 k1 j* p
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
7 N1 d" e4 G$ ?6 ^/ yMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */# {- N1 V7 Z% x1 b% n0 N
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */' \# C5 J5 @- [6 H' |
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);
+ t3 V6 y8 C' D6 sMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);$ n# C+ t! D+ {/ w$ m' V# i6 u
}

2 `* y1 M& `, ?# N; a% t5 `1 A+ ^
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.

' W" r- V2 }! t- C5 e
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-13 10:43 , Processed in 0.040197 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表