MCASP自环配置。

wapdasta

我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA，所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。

部分代码如下

input mcasp_afsx,
input mcasp_ahclkx,
1 t' _  t: D" R- Q8 h7 Oinput mcasp_aclkx,
input axr0,

output mcasp_afsr,
output mcasp_ahclkr,
' w- |# w; M- r2 x! _4 ~output mcasp_aclkr,
output axr1,

assign mcasp_afsr = mcasp_afsx;
* I- h5 T- `: [4 H# w$ X9 Z$ m) Oassign mcasp_aclkr = mcasp_aclkx;
assign mcasp_ahclkr = mcasp_ahclkx;
$ ?2 w9 v; h* ?assign axr1 = axr0;

在OMAPL138这端，通过axr0接口发固定的数，axr1接收。

在配置MACASP的时候，发送全部取内部时钟，接收全部取外部时钟。

一直循环发送，但是接收不到。在FPGA端也没有看到时钟和信号的波形。

部分代码如下，关于edma3的部分未做变化。

$ A! T8 T5 o3 m; }

static void McASPI2SConfigure(void)
2 E8 o4 ?3 h! x# q  T8 K{
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
McASPTxReset(SOC_MCASP_0_CTRL_REGS);

/* Enable the FIFOs for DMA transfer */
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);

/* Set I2S format in the transmitter/receiver format units */
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
$ F' Q1 H$ |6 fMCASP_RX_MODE_DMA);
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
MCASP_TX_MODE_DMA);

/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
  h! t1 R& G5 x. dMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
3 E/ a9 g3 S6 G, Q9 @' _- dMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
/ w) c! X) S0 ~( |. S8 jMcASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);

/* configure the clock for receiver */
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
# }- |1 \$ `9 m- p1 yMcASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
0x00, 0xFF);

/* configure the clock for transmitter */
7 \; N. \& i/ q- C9 TMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
0x00, 0xFF);

/* Enable synchronization of RX and TX sections */
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);

/* Enable the transmitter/receiver slots. I2S uses 2 slots */
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/ M0 T) s: P7 a. M& E$ r9 ?McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);

/*
** Set the serializers, Currently only one serializer is set as
/ f- J# N2 ?! ]6 T( c$ p1 w# p6 R** transmitter and one serializer as receiver.
8 l$ k1 _0 T; C$ ?" Z. n3 P! ?/ T*/
% O4 q$ y( r; z5 `7 Z5 N4 c# aMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
2 H; S2 y7 x; N7 jMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);

/*
** Configure the McASP pins
** Input - Frame Sync, Clock and Serializer Rx
8 }. N# w/ [$ i' I+ j+ y, {** Output - Serializer Tx is connected to the input of the codec
: B; H2 ^- Y) w$ H. O# g0 O*/
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
! Z# O/ f( S$ M6 EMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
5 k# i+ R( X: c# ]: ^/ v| MCASP_PIN_ACLKX
- F8 C8 Z# h: `! K, o+ j| MCASP_PIN_AHCLKX
4 O( g7 \4 Y2 G% d( f' @3 K| MCASP_PIN_AXR(MCASP_XSER_RX));

/* Enable error interrupts for McASP */
0 U% w7 o! E) e6 CMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
) E+ M9 S6 D( I  w4 K" O0 {$ g| MCASP_TX_CLKFAIL
5 o  B+ Q3 K) ]" z| MCASP_TX_SYNCERROR
| MCASP_TX_UNDERRUN);

McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
) L; H) G) T& V6 B" g& r| MCASP_RX_CLKFAIL
| MCASP_RX_SYNCERROR
0 E# P) C: }1 I/ c| MCASP_RX_OVERRUN);
" z4 a# \% n8 Z* c0 @$ j}

static void I2SDataTxRxActivate(void)
" q% C( E  }' c0 _4 v{
0 F0 ^: H6 P% L, t/* Start the clocks */
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);

/* Enable EDMA for the transfer */
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
  P2 N% N3 Z" _6 u: _EDMA3_TRIG_MODE_EVENT);
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);

/* Activate the serializers */
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
# w( G+ g- v4 c9 a0 KMcASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);

/* make sure that the XDATA bit is cleared to zero */
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);

/* Activate the state machines */
4 Y$ Y1 [  p$ e& n; [6 }' EMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);
3 d4 o0 E5 U7 I0 dMcASPTxEnable(SOC_MCASP_0_CTRL_REGS);
) D9 P; y& [$ C1 K6 X( k% Q" |}

请问：问题出在哪了，时钟按照这样配是否有错。

另外我看XDATA一直是0，接收的rxbuf0,1,2里有一般全是FFFF一半全是0.