|
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。 部分代码如下 input mcasp_afsx,% y0 c% V$ ~3 t* j1 w
input mcasp_ahclkx,$ j3 G4 e! l n' r# T& k
input mcasp_aclkx,2 H% h! \2 L; ^/ K0 Z7 |6 t% P4 v0 y
input axr0,: D+ Z r# T8 Z
* ^5 `. r0 Q8 o1 L; n* q
output mcasp_afsr,
% ]: E) n3 M3 }output mcasp_ahclkr,
* n$ B4 m* x" x* I3 toutput mcasp_aclkr,
% W' F1 j$ N: H7 R0 }9 Ioutput axr1,2 F. v% W* e1 T
assign mcasp_afsr = mcasp_afsx;$ m0 A" Q% w4 r! i, a- _% B
assign mcasp_aclkr = mcasp_aclkx;. \* `0 l4 F5 D2 d2 H1 U
assign mcasp_ahclkr = mcasp_ahclkx;
/ O) E* H7 \6 s& Iassign axr1 = axr0;
3 z/ X% B0 z; N" `5 }& u: D7 V5 C% B
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。 在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。 一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。 部分代码如下,关于edma3的部分未做变化。
: B. q. u2 U d# l5 v1 c6 U! h6 g' p: }static void McASPI2SConfigure(void)' L6 W4 y% M0 u' B
{
. D2 l4 C, |6 D6 \, ?McASPRxReset(SOC_MCASP_0_CTRL_REGS);
- m- t( y- @! t$ H6 T* C9 @McASPTxReset(SOC_MCASP_0_CTRL_REGS); /* Enable the FIFOs for DMA transfer */! b) D+ f. F/ Q$ g5 ~* i* `( @
McASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);3 f8 l, c/ w; A5 p- V1 u
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1); /* Set I2S format in the transmitter/receiver format units */( T/ \0 S, \% x' ^6 ^( D/ u
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,
0 n' o6 W0 F/ A. `MCASP_RX_MODE_DMA);
: Z! ^. u8 C4 R8 L W2 [McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* p7 l& p+ ~/ a' v* Y
MCASP_TX_MODE_DMA); /* Configure the frame sync. I2S shall work in TDM format with 2 slots */
* @( P: K* M# Q ~* d: ]4 [McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
# }* |1 M' j) v7 yMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);
9 r1 o1 @$ r" ~5 L! T! _McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,
3 ]% i, A$ w8 z! q: S/ c6 gMCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE); /* configure the clock for receiver */
! n2 h1 }3 u* X: Y8 KMcASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);; f6 A6 ~: c0 k/ c' R+ [# P; O
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE); " G% Z) ^! [, G$ j* F
McASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
' J. w9 `: ?9 n G( V" h$ T( `2 C0x00, 0xFF); /* configure the clock for transmitter */
3 B4 L6 Z9 `9 Z6 J* y- N5 CMcASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);
4 t) [( l0 a0 q1 \/ BMcASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE);
$ \$ U2 r; o" {- w- b, KMcASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,3 ] l8 `5 c( {; j% g' P+ ?$ D0 v
0x00, 0xFF);) b8 r3 y- J$ Z$ A6 F/ ]
]1 _4 ]5 |* z8 P, ]7 q$ V8 B/ F, h
/* Enable synchronization of RX and TX sections */ 5 S, z( ?, r' _
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS); /* Enable the transmitter/receiver slots. I2S uses 2 slots */1 j1 P6 `7 y; \8 E$ q
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
7 p3 @2 ?7 \0 C0 ~/ M3 X6 u; d5 sMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS); /*
( V5 C0 q' Q9 H% P** Set the serializers, Currently only one serializer is set as
* c( H, f( i- \: v/ U** transmitter and one serializer as receiver.
, N9 R& T/ S1 R2 E: s3 j/ q*/: N6 e5 e: S2 n4 S) ?7 `6 X
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
: _- a- O1 F* ?6 R3 yMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX); /*
2 z& R' |5 f+ B: I: }** Configure the McASP pins
) ]9 N* G8 P# e3 q, Q** Input - Frame Sync, Clock and Serializer Rx& e2 a, l* i4 v3 u* o
** Output - Serializer Tx is connected to the input of the codec
, J! `) p1 U/ ?! W*/
8 L& a) } |7 D" L" P' KMcASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
. J9 J, ]: I- w+ x! J/ JMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
7 V y; j% T; g1 EMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX1 o G/ ]# V5 F* x7 o
| MCASP_PIN_ACLKX& v; e, P; y: e: Y8 @4 B% Y
| MCASP_PIN_AHCLKX) T0 T8 [/ I% f4 p0 }6 v, c ~! q
| MCASP_PIN_AXR(MCASP_XSER_RX)); /* Enable error interrupts for McASP */* B- i5 ]8 L: T
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
; S$ }$ B9 ]9 f7 k( Z| MCASP_TX_CLKFAIL
( `0 T V5 z# i- r7 E1 i| MCASP_TX_SYNCERROR' E! P& A( u6 B6 I- C. d% ]
| MCASP_TX_UNDERRUN); McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR - q" d. Z+ b7 U( O. F4 A
| MCASP_RX_CLKFAIL
) o8 M1 S, x" |$ l( w| MCASP_RX_SYNCERROR . K* h3 }9 ?. m$ b$ L7 M7 h
| MCASP_RX_OVERRUN);4 m$ L B1 p3 ~2 [" P; p
} static void I2SDataTxRxActivate(void)9 s8 x" k4 S, Q7 k0 f4 o
{
" g' H% y$ U" Q) A& N/* Start the clocks */: X0 |, f6 H' T; l( S
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);3 x1 n) [) H5 g: ^' h
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL); /* Enable EDMA for the transfer */- {" x: {( h+ ?% }' }3 Y' J
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,5 @4 S* L8 z1 T# ?0 x" [
EDMA3_TRIG_MODE_EVENT);
5 Q8 E8 i; [( B. `EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS,
9 Q3 J7 b' t0 d! H) I0 `9 aEDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT); /* Activate the serializers */% |0 V! i8 Q0 P" R5 ] B
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);- Q9 x8 o' T! I" w9 [5 u
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS); /* make sure that the XDATA bit is cleared to zero */
7 q1 Q3 x: ?' [. P. Swhile(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY); /* Activate the state machines */6 z5 }7 ?; Z5 N1 G$ C c a
McASPRxEnable(SOC_MCASP_0_CTRL_REGS);" [; W* L! ]7 ~) e* _7 e' \
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
, b3 _5 l6 m5 l$ Q* ?) w}
/ g, Y3 w. |: o( Z4 i" `% x请问:问题出在哪了,时钟按照这样配是否有错。 另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0. " g+ H8 E; T' A' i$ y3 v
|