MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站
点击跳转“创龙科技服务通”

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 11482|回复: 0
打印 上一主题 下一主题

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1214

积分

金牌会员

Rank: 6Rank: 6

积分
1214
跳转到指定楼层
楼主
发表于 2018-11-7 13:28:07 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,
5 V2 Y. o0 d* ]3 _9 _( tinput mcasp_ahclkx,
' J+ g9 W) X: p5 winput mcasp_aclkx,
1 J3 r7 C7 L7 l$ Y8 Z& Zinput axr0,
+ V" u0 ^3 Z- z( R* {9 G+ {$ s% I! B  [' i. b' Q( P
output mcasp_afsr,: a. D1 f0 M$ R$ a3 \  Y
output mcasp_ahclkr,6 z+ o5 `" }% {! o% w/ w8 L' C! ?
output mcasp_aclkr,# l% @, L* z9 h/ _
output axr1,6 o1 r; l; g5 e) b8 ?- w! Z
assign mcasp_afsr = mcasp_afsx;
% |. _9 F, d1 u8 h' R5 w+ ?assign mcasp_aclkr = mcasp_aclkx;  h: u  M; S# Y" D: y' |
assign mcasp_ahclkr = mcasp_ahclkx;
& [+ X/ y4 L. P& [assign axr1 = axr0;

% k1 S: \5 {" `& {4 p& M; v# Z! e0 o: ?+ g7 q% i
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

& {. n) g* e$ K% W
static void McASPI2SConfigure(void)
' b. s& I% V6 n& p{) u: I/ p" x6 x8 X* t
McASPRxReset(SOC_MCASP_0_CTRL_REGS);
3 ~' R. f, G+ X/ NMcASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
& l' m1 T" g$ iMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);/ ?3 f* F) O: B- Y9 {8 H
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */5 m) X9 X9 B* A! b2 {1 K  U
McASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,* j1 k* {0 ]; Q. m) I' `
MCASP_RX_MODE_DMA);
3 a" d7 i) T" r# ^0 ]3 tMcASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,; N, K/ I( S+ V& C. U" o! Z  E& e
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */
+ I7 |  }6 C. j% }  {* uMcASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD, ( u+ E* e/ F; N) G+ n
MCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);: p( E7 P" U% ?" u8 P8 r" f
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD,   Y9 O% O) W3 |5 Q
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */& b+ X1 J) h& i: V
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);' d5 j% p, O  Z2 h
McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
0 j9 g; p8 r; s6 b$ O4 r3 V' GMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,
& U- t3 |$ V- ?7 h0 m' N8 q0x00, 0xFF);
/* configure the clock for transmitter */
. q, y5 r! X  G  P5 k; `McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);4 A0 f, v/ p- z
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ! X/ Z; O# n( z  [9 Q* A
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
1 {4 k& `2 B: I5 \0x00, 0xFF);. R1 V# _. D5 Q

0 |$ L+ }+ @" H! y4 b/* Enable synchronization of RX and TX sections */ ! l: s2 T7 R+ i
McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */* r6 f6 y& U$ D
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);- R0 o0 q1 L1 V+ W+ B- N
McASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
1 X2 S+ q0 }% ]# w** Set the serializers, Currently only one serializer is set as
0 `* e! [) q: M+ u* ]+ ~** transmitter and one serializer as receiver.
( H% X) a; G8 k6 U6 q*/& N, I" w9 w" X: ]) Y3 j0 |
McASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
& a! k( b0 i$ n( ?4 m0 Q+ ]McASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*+ G, P% M4 v5 d% p
** Configure the McASP pins
& [0 l2 r" I, e$ ~** Input - Frame Sync, Clock and Serializer Rx* H3 _; f) X% c. e' ~6 f6 X4 M* m
** Output - Serializer Tx is connected to the input of the codec ) V. x( @3 t8 P. Q' y1 d
*/
; A+ e8 C& d: k9 }McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);
3 G  o8 C4 l8 ]7 E7 wMcASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));
7 F: V2 L( x! J, C, P% gMcASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX
1 x+ {6 M+ U6 K4 w9 H, q| MCASP_PIN_ACLKX* i* p; w, b  B; _+ w
| MCASP_PIN_AHCLKX
- s9 f: B3 ?9 q3 ?| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */9 y2 ?$ J) B, B8 Y! ^6 w
McASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
# \# O' u" s* W% t. M- || MCASP_TX_CLKFAIL
2 ?$ a0 q* u$ f1 [| MCASP_TX_SYNCERROR6 p* m; c5 l. }  G; L+ Z( h
| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
% B; R" L4 E/ C5 u7 t- ^$ A| MCASP_RX_CLKFAIL
. p0 V3 w) C$ ~! b8 m5 M/ G# T| MCASP_RX_SYNCERROR
4 v) s6 J# r6 b* ~; B* e| MCASP_RX_OVERRUN);  X' }* e6 h( E, E. n
}
static void I2SDataTxRxActivate(void)
+ q) a" K. @9 C{
% E9 P) H9 w1 w4 }9 Z/* Start the clocks */
* t) J; U3 x* W" _McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);
  u( w3 h. u, _' `McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */8 }9 B) ]8 U! d' Q7 ]1 _- s, `) T
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,9 W- u! y! L1 b5 V6 B: T' ^1 b
EDMA3_TRIG_MODE_EVENT);6 V& M  A7 h- k! j& o1 B
EDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, 8 e: h# k3 E- D  v8 D
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */; y- `- B8 ]3 K2 V# _
McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);, v3 @8 u# a/ o; z# ~) m6 P
McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */! s" ], [+ ?. V" c' j+ v+ U# l- E
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
4 K5 W" O' M) `' ]! JMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);# X$ P& E* ~/ V( e- R" M
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
/ a) x% N- g% D2 x- |- T$ ?}

) w; \* L; |  m- t0 Q/ _# y
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
% L& x* }1 ^2 K9 \
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

点击跳转“创龙科技服务通”

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2026-3-6 16:03 , Processed in 0.038901 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表