MCASP自环配置。 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 5642|回复: 0

[未解决] MCASP自环配置。

[复制链接]

6

主题

12

帖子

1193

积分

金牌会员

Rank: 6Rank: 6

积分
1193
发表于 2018-11-7 13:28:07 | 显示全部楼层 |阅读模式
我项目上用OMAPL138的板子MCASP的引脚都是链接的FPGA,所以在FPGA这端设置的MCASP自环。把axr0接收到的通过axr1发回去。
部分代码如下
input mcasp_afsx,( N' Q5 [& }9 I( @8 a0 h
input mcasp_ahclkx,
3 G6 n( ?) d, n# v4 zinput mcasp_aclkx,. d% q+ D5 f6 O6 {
input axr0,& d$ B( z+ ^2 |
! }" N- k9 z  Z) P  e) ~' S; J
output mcasp_afsr,, D* J0 P! ^- o4 R% q; |
output mcasp_ahclkr,
, B  q) G* y: `, x6 }+ H/ [output mcasp_aclkr,/ o7 T# {3 ?  h
output axr1,) `1 Z6 @1 `# s- z3 b" k2 @3 c
assign mcasp_afsr = mcasp_afsx;, V) K6 p4 S( O6 y
assign mcasp_aclkr = mcasp_aclkx;6 `* Z' N, q9 c9 B; c1 U! b( M9 a7 x
assign mcasp_ahclkr = mcasp_ahclkx;; Q; y2 O; N) ~) y
assign axr1 = axr0;

# n7 M7 P) _; [9 N% A  s4 {6 a
* D% d, p' N0 r" q. E6 n1 R6 `
在OMAPL138这端,通过axr0接口发固定的数,axr1接收。
在配置MACASP的时候,发送全部取内部时钟,接收全部取外部时钟。
一直循环发送,但是接收不到。在FPGA端也没有看到时钟和信号的波形。
部分代码如下,关于edma3的部分未做变化。

- T6 G: ~  J- L3 V7 W+ x0 F
static void McASPI2SConfigure(void)0 c3 J  Q  S3 C
{
: r' H1 r+ Y9 iMcASPRxReset(SOC_MCASP_0_CTRL_REGS);& e1 C/ e, @9 q& X& p4 Q9 D
McASPTxReset(SOC_MCASP_0_CTRL_REGS);
/* Enable the FIFOs for DMA transfer */
, t9 e6 l8 {: |6 I& OMcASPReadFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);% q5 @( q0 P/ E" {& Z* o0 W8 V
McASPWriteFifoEnable(SOC_MCASP_0_FIFO_REGS, 1, 1);
/* Set I2S format in the transmitter/receiver format units */
0 H& z3 Z! k9 K  A1 [0 UMcASPRxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,) q0 p5 G6 F' f- H, \
MCASP_RX_MODE_DMA);/ G( I. f: Y1 W8 s0 G
McASPTxFmtI2SSet(SOC_MCASP_0_CTRL_REGS, WORD_SIZE, SLOT_SIZE,5 Y: u9 W$ i+ t  x0 `
MCASP_TX_MODE_DMA);
/* Configure the frame sync. I2S shall work in TDM format with 2 slots */: l9 S2 ]+ v% i4 n0 _
McASPRxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_RX_FS_WIDTH_WORD,
! s+ d$ l8 V; \5 T1 K) S! bMCASP_RX_FS_EXT_BEGIN_ON_FALL_EDGE);$ G2 r, C' j+ f
McASPTxFrameSyncCfg(SOC_MCASP_0_CTRL_REGS, 2, MCASP_TX_FS_WIDTH_WORD, . ^+ P; A5 y5 j. N* Z
MCASP_TX_FS_INT_BEGIN_ON_RIS_EDGE);
/* configure the clock for receiver */# L. C0 x2 c' ?6 B) |
McASPRxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL, 0, 0);
$ g# Q4 p  v5 g/ d3 \/ h, S! \McASPRxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_POL_RIS_EDGE);
0 R1 q# P5 S- Q3 b3 Q7 pMcASPRxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLKCHCK_DIV32,7 \8 ^* a* E. X
0x00, 0xFF);
/* configure the clock for transmitter */5 e" b: r+ ?% l8 _
McASPTxClkCfg(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL, 11, 1);% U0 O1 I1 A4 ^+ `
McASPTxClkPolaritySet(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_POL_FALL_EDGE); ( G- A* N8 V) `9 G5 z0 Q5 Y
McASPTxClkCheckConfig(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLKCHCK_DIV32,
: L; ^: R) A" ~) j+ z* _9 y, \0x00, 0xFF);3 |7 y( h/ |, J! `
- j( O. z9 h2 ?" x# ]6 L1 k
/* Enable synchronization of RX and TX sections */
2 A* B7 l5 F( J* @5 M- [McASPTxRxClkSyncEnable(SOC_MCASP_0_CTRL_REGS);
/* Enable the transmitter/receiver slots. I2S uses 2 slots */; u2 G+ g- T: [9 @/ l3 V  J
McASPRxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
# s+ l, b# k$ W1 bMcASPTxTimeSlotSet(SOC_MCASP_0_CTRL_REGS, I2S_SLOTS);
/*
: \) w, t5 v: R$ H** Set the serializers, Currently only one serializer is set as1 f" K; D! t1 }% d8 v5 {% p
** transmitter and one serializer as receiver.
- E8 y( ~5 |4 f*/
) \) H+ N9 ?0 v3 WMcASPSerializerRxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_RX);
  F% Y: e- b/ z. m2 @3 Q0 bMcASPSerializerTxSet(SOC_MCASP_0_CTRL_REGS, MCASP_XSER_TX);
/*
& A9 T5 S/ h4 e$ x. m** Configure the McASP pins
$ n7 Z8 U) \- ~! O& X; C  N** Input - Frame Sync, Clock and Serializer Rx
' G3 t% ]# s7 p" \# ~2 O  N** Output - Serializer Tx is connected to the input of the codec
0 H5 Y" |% O8 x- s% F6 D9 R+ p: b*/6 C( u! c3 G3 K/ m7 G
McASPPinMcASPSet(SOC_MCASP_0_CTRL_REGS, 0xFFFFFFFF);6 R6 l& L& t* ^) A1 x5 P
McASPPinDirOutputSet(SOC_MCASP_0_CTRL_REGS,MCASP_PIN_AXR(MCASP_XSER_TX));5 ]7 O) Z- |5 n( x7 j% A! w# g
McASPPinDirInputSet(SOC_MCASP_0_CTRL_REGS, MCASP_PIN_AFSX- _# j7 w( @1 l- w) b
| MCASP_PIN_ACLKX
5 F, g/ _; M& v: T% T2 ^4 u| MCASP_PIN_AHCLKX# B) ~1 Z# |+ {5 S% l3 F
| MCASP_PIN_AXR(MCASP_XSER_RX));
/* Enable error interrupts for McASP */
8 M3 v, u. I$ a0 S2 C. z% P: OMcASPTxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_TX_DMAERROR
7 T& M7 A4 x' Z4 y. p| MCASP_TX_CLKFAIL 0 j! g% o4 }9 X, d9 N0 J- U9 I
| MCASP_TX_SYNCERROR
- K8 [8 D- N4 z3 S; E. F$ ~| MCASP_TX_UNDERRUN);
McASPRxIntEnable(SOC_MCASP_0_CTRL_REGS, MCASP_RX_DMAERROR
* [! q6 D/ e1 W4 K# d! X" ~* L| MCASP_RX_CLKFAIL$ l( b( K- I: e+ l
| MCASP_RX_SYNCERROR
8 t9 f; T: k# H| MCASP_RX_OVERRUN);
" g9 `2 d- F7 s6 D. z}
static void I2SDataTxRxActivate(void)
9 `4 Y. X- s* F5 j9 @' q* }6 F{
: c8 U1 d$ U, S; T/* Start the clocks */, [6 ?  C2 }) @" A$ K( |6 k: I
McASPRxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_RX_CLK_EXTERNAL);$ [0 a! B. ^: c/ A! ~
McASPTxClkStart(SOC_MCASP_0_CTRL_REGS, MCASP_TX_CLK_INTERNAL);
/* Enable EDMA for the transfer */
  y, z8 u! e1 _+ z3 D/ |( j( wEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, EDMA3_CHA_MCASP0_RX,
. l* q& e' D) u/ r0 a7 P! QEDMA3_TRIG_MODE_EVENT);
6 L7 Q6 x+ w  w2 O( b/ HEDMA3EnableTransfer(SOC_EDMA30CC_0_REGS, + D, V3 Y! s( Z# i) Q
EDMA3_CHA_MCASP0_TX, EDMA3_TRIG_MODE_EVENT);
/* Activate the serializers */
  ?+ }0 _& i* {) Y& {McASPRxSerActivate(SOC_MCASP_0_CTRL_REGS);
: T* I: E! ^' h. \7 F* ?McASPTxSerActivate(SOC_MCASP_0_CTRL_REGS);
/* make sure that the XDATA bit is cleared to zero */0 t" Z/ P% w) c) R# l( D$ U
while(McASPTxStatusGet(SOC_MCASP_0_CTRL_REGS) & MCASP_TX_STAT_DATAREADY);
/* Activate the state machines */
9 O6 Y/ F8 p# G0 g/ A" h4 r( IMcASPRxEnable(SOC_MCASP_0_CTRL_REGS);8 e* K3 U+ q( J2 I: D5 s$ _
McASPTxEnable(SOC_MCASP_0_CTRL_REGS);
4 v% G/ D$ D" S. C/ I5 m6 M}

( u: b/ x! u5 b$ g9 ]
请问:问题出在哪了,时钟按照这样配是否有错。
另外我看XDATA一直是0,接收的rxbuf0,1,2里有一般全是FFFF一半全是0.
. J# I$ H- Y: y3 D# Z
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2024-3-28 21:38 , Processed in 0.037688 second(s), 25 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表