对l138与fpga通信例程tl-devmem2的复现与使用

librally

硬件平台：omapl38F核心板；
- {% B. \3 i# U) H& v+ c" P4 [复现方式：按照pdf：omapl38基于emifa总线与FPGA的通信测试进行例程复现，并将写数据部分提取出来进行使用；
问题：在对fpga这边数据进行抓包观察时发现：
1、16根数据线仅有低八位在使用，高八位置一，当传输16bit数据时，会将两个字节按先小端后大端的顺序从低八位数据线按序输出；
2、同时地址线只有addr1，addr2，addr3三根是有效的，其他线长期置一，并且地址线并不随数据变化而变化，而是每隔8到11个写使能而进一位；
2 @0 m$ T2 R/ ?# L0 q& ^3、emifa_clk时钟线并不能作为时钟提供给fpga，在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高；
: \- `# I; v" S" ?4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系，请问arm与fpga通信时这个时序是什么，同时其依靠的时钟是多大，还是114MHz吗？
" Z3 D+ O  T" O" F% ?# K: }

Tronlong-陈工

你好，针对您的问题有一下疑问：

0 \. L( x1 f1 K! g1 f1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？
2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配？
. d( y+ K# F  O2 }: L2 h% H

librally

Tronlong-陈工 发表于 2018-9-7 15:39
你好，针对您的问题有一下疑问：

1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？

- v! o; g' o- m+ J. C使用的是arm的例程tl_devmem2（贴的图是修改过的程序，写使能中间的长时间时序是由于arm端打印每次数据造成的）；我没有用核心板上的DSP，只用了arm和fpga

Tronlong-陈工

数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》

librally

Tronlong-陈工 发表于 2018-9-7 17:06
- H) T6 O1 W  H数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

就是按照那个文档操作的，然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象
) f9 O4 U4 F8 n. g3 c( u

librally

Tronlong-陈工 发表于 2018-9-7 17:06
0 Z* b7 p0 t1 V( m数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

; O* F! l. X9 m( C9 @陈工，这个问题咱们创龙有没有解决方案啊，为什么ARM和fpga通信时只能用8根数据线啊，而且地址线完全和数据不匹配，而且arm进行写操作基于的时钟是多少啊？麻烦您解答一下呗
6 n/ U/ X' @) n: z$ f. r

广州创龙莫工

您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看一下。

librally

广州创龙莫工 发表于 2018-9-29 10:46
% H2 m! j* h7 v您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看 ...

采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。

" `0 |0 A  J9 ^/ `3 q) X- p现在遇到的问题：
; d$ |) q: C7 V1、16bit数据线高八位没有初始化，传输只采用低八位数据线，且16bit的数据会在低八位数据线分成两个8bit数发出；
' ]. Z, I# N7 ]/ T/ t5 w0 H$ t2、地址线仅有低三位初始化，且变化方式与读使能不同步；emifa_ba1无变化；
7 y, x8 R3 O  `7 f5 ~" q. e& D
现象：
1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象
/ y! D0 V* S: J, P; }# ZG:\EMIF问题\输入（m52428）
G:\EMIF问题\m52428addr
# Z# i) v4 L1 c# w# \2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象
. L3 {8 p" E0 n8 OG:\EMIF问题\输入（h52428）G:\EMIF问题\h52428addr

librally

% e+ o3 E' S- u, r9 i
7 q" l# a$ u6 }$ l
2 K7 H; Y0 S, [. v/ _0 s2 N

Tronlong-陈工

你好，emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外，需要加载这个驱动：tl138evm-emifa-sram，还有两个情况：：1.tl138evm-emifa-sram这个驱动有bug，导致地址发送出错。2.FPGA端的程序也有点问题，频率太高，通信会出错。。以上的问题我们会在V2.1版本（目前使用的是2.0内核）更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五（11月30日）
, Y; T7 V  w- L' ?' z1 z
% ~' P0 P% X4 A7 ^  ^' a2 C: T9 F
" B# {# Z, D0 f' q3 R3 _
+ O4 d2 G- ], r$ H( D8 m- ^% r