对l138与fpga通信例程tl-devmem2的复现与使用

librally

硬件平台：omapl38F核心板；
2 i$ u8 V* ^1 C% K+ V) ]: v1 R复现方式：按照pdf：omapl38基于emifa总线与FPGA的通信测试进行例程复现，并将写数据部分提取出来进行使用；
: ~6 N* Q" s0 {4 a& B问题：在对fpga这边数据进行抓包观察时发现：
1、16根数据线仅有低八位在使用，高八位置一，当传输16bit数据时，会将两个字节按先小端后大端的顺序从低八位数据线按序输出；
( B0 u% ^, D, l* n: y' J2、同时地址线只有addr1，addr2，addr3三根是有效的，其他线长期置一，并且地址线并不随数据变化而变化，而是每隔8到11个写使能而进一位；
3、emifa_clk时钟线并不能作为时钟提供给fpga，在对fpga另加其他时钟并对emifa_clk进行抓包时现象为长期置高；
4、片选emifa_cs2和写使能emifa_we的拉低时间比并不符合dsp与fpga通信时的2,3,2关系，请问arm与fpga通信时这个时序是什么，同时其依靠的时钟是多大，还是114MHz吗？
" i6 K1 S) n* f

Tronlong-陈工

你好，针对您的问题有一下疑问：
! u# J( H" Q" [& v  d9 z
1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？
, r+ V" M+ Z+ r3 P2 E5 }& Y5 }" H2.是否有确认过FPGA端的程序与DSP端的程序数据传输的位数是否匹配？
! z  Q3 h9 C0 A0 Z: S; x0 B
  J" o' a7 o$ z9 j0 N

librally

Tronlong-陈工 发表于 2018-9-7 15:39
你好，针对您的问题有一下疑问：

1.请问你使用的程序都是用我公司提供的吗？还是自行有做修改？

; B1 S0 |) L7 g- P8 h2 H使用的是arm的例程tl_devmem2（贴的图是修改过的程序，写使能中间的长时间时序是由于arm端打印每次数据造成的）；我没有用核心板上的DSP，只用了arm和fpga

Tronlong-陈工

数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》

librally

Tronlong-陈工 发表于 2018-9-7 17:06
数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

" c8 [' A+ F1 [# b+ ?就是按照那个文档操作的，然后发现采用m或者h模式的时候数据线和地址线出现了上述现象。采用b时地址线出现上述现象
/ j( d, Q  |. o/ u) a

librally

Tronlong-陈工 发表于 2018-9-7 17:06
: Y- Y( z; z% T9 u: E7 ~数据的问题核对过ARM和FPGA端的数据宽度是否匹配？光盘资料中也有使用tl_devmem2的部分讲解文档《13-3-OMAP ...

  J8 {/ x8 W3 z  {' F陈工，这个问题咱们创龙有没有解决方案啊，为什么ARM和fpga通信时只能用8根数据线啊，而且地址线完全和数据不匹配，而且arm进行写操作基于的时钟是多少啊？麻烦您解答一下呗
. X0 w  Q% k" f1 |. Q

广州创龙莫工

您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看一下。

librally

广州创龙莫工 发表于 2018-9-29 10:46
3 R) M5 |& ]; h9 u9 L+ ~您好，您如果是按照我们提供的例程和文档进行测试的话，测试的结果如果是不一样的话，您这边可以截图过来看 ...

- d  L" t; Q3 C4 ~+ t* v, Q采用的OMAP-L138F上ARM与FPGA数据传输程序基于文件《13-3-OMAPL138基于EMIFA总线与FPGA的通信测试》。

" T+ p- L3 {1 w8 t+ s: n* ]现在遇到的问题：
1、16bit数据线高八位没有初始化，传输只采用低八位数据线，且16bit的数据会在低八位数据线分成两个8bit数发出；
2、地址线仅有低三位初始化，且变化方式与读使能不同步；emifa_ba1无变化；

# h  o" i% T3 t% @$ K& L现象：
" i5 F8 Z2 Y8 E" Z$ E5 R! G. ]( s1、linux端运行./tl-devmem2 0x60000000 256 m 52428(1100110011001100)FPGA端现象
( C7 X; _; z6 W( \, UG:\EMIF问题\输入（m52428）
1 Z' x; r( x( }/ A9 P: D5 \4 J& nG:\EMIF问题\m52428addr
, v+ g4 D; w4 E7 I  b/ A* u  X3 E5 l2、linux端运行./tl-devmem2 0x60000000 256 h 52428(1100110011001100)FPGA端现象
7 n0 p1 ~1 [7 d* X4 `" }G:\EMIF问题\输入（h52428）G:\EMIF问题\h52428addr
* b5 `/ M% J- X

librally

% _2 p' {. h  _/ U: ~' k* V
+ Z4 n& d- V+ D0 Q
6 A- ]* S; U2 T  |! z

Tronlong-陈工

你好，emif的问题我们这边基本确认了。除了fpga端下载bit文件之后运行这几条指令再发送数据以外，需要加载这个驱动：tl138evm-emifa-sram，还有两个情况：：1.tl138evm-emifa-sram这个驱动有bug，导致地址发送出错。2.FPGA端的程序也有点问题，频率太高，通信会出错。。以上的问题我们会在V2.1版本（目前使用的是2.0内核）更新完善上去。并且修改emif的FPGA端程序。新版本的内核发布时间是下周五（11月30日）
( y1 m. ]  b1 _
- K% ?. U4 w; {

5 z/ M5 H- K9 @; {( H