|
|
) ]0 l* V" H2 p" ?& v" r寄存器初始化那里就给出来了啊，如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的，如果DSP要接收FPGA的数据，则CLOCK是由FPGA控制的，START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置（我是用8位宽度通信的，对于DSP来说，B是发送，A是接收）：1 K' K" p7 t4 C; |! d
static void UPPInit(void)6 @/ c' d: A8 G/ Z
{
2 W9 b* L0 I9 W unsigned int temp_reg = 0;9 r+ @+ B+ _1 h3 f& X) x, E
" y. j" v, |* b; @9 F. ~
// Channel B params( p0 G& w _. n' e0 u
CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF); //Left-justified, zero filled1 \! l$ ~; {5 d% r5 v) O+ o1 d
CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT); //8-bit interface' v( ^& Q9 y) j* o; h# B
CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL); //Channel B bit width = 8" \& A: X: Q9 C- c
CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE); //Single data rate
2 O, j, @2 e# z! u0 X4 h& h' G1 Q7 d- ^8 Q# I
// Channel A params. t4 j* ~# y. T" i
CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF); //Left-justified, zero filled8 d Y6 L" a! v' h
CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT); //8-bit interface
# U. `' {" }. Z: c+ h/ L CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL); //Channel A bit width = 85 U% s3 K+ n, f
CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE); //Single data rate% |* {- t9 ~1 y% f* z% d( ~* }
2 y% ]2 Q6 w) L! Q4 f. J6 g5 k' d; {2 x CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO); //Channel A and Channel B are both active.
0 E" X2 d) K4 b6 V CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0); //Channel B transmit Channel A receive* F& T( B% }+ C/ `' e/ ^* C
8 Z' f7 u( `! U- V* E upp_reg_hdl->UPCTL = temp_reg;
9 _9 q/ y% l0 E; t: t
, i) t ~( }8 o8 e temp_reg = 0; 6 E( G$ i2 O' M" H4 R* M/ Y% W
( M! y! d' t8 r) p) c9 }
// Channel A params9 T, U1 R& G# c8 |
//CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE); //Channel A data pins are in a high-impedance state while idle
8 r5 X v/ |+ J k //CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor+ n$ r8 Y& q4 E
CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.
' c3 ^0 B2 O* ]. H3 y CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE); //Channel A ENABLE Signal Enable1 z+ n" ^' w9 l6 q2 `$ Y, ]4 @7 p- w) o
( i* ]; Z. }3 v // Channel B params
2 H4 G& Q) V0 v( l CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);! G$ E }( |) r) o+ ^
CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.* `. t) T; a( m2 H4 N2 m3 g% E
CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE); //Channel B ENABLE Signal Enable
' N+ @0 e. ^' H. e) ?! K! F* I. H; L# Z
upp_reg_hdl->UPICR = temp_reg;
) v7 c) f& b( s2 X5 j+ G0 I
' j8 S# F" [# u) q //temp_reg = 0;4 q4 q) R6 F" X; o# F! d) w
6 a$ J( G! k4 K2 c
//CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b); //Channel B idle value3 F& b! N/ l8 f2 g8 ~
//CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f); //Channel A idle value
* w* D' Y* [; T! F4 N
( z, x& |0 n' M! {1 ?) ? //upp_reg_hdl->UPIVR = temp_reg;" O1 ]0 O( a/ q% q+ O2 L
# e3 i0 S% a5 V8 N( k `4 l
//temp_reg = 0;) m8 t4 n; h( L5 J
4 G6 L5 i( \+ z( ?7 V //CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B); //set 256B DMA I
, S5 h& X% U3 f8 a, K( W, i+ w6 I //upp_reg_hdl->UPTCR = temp_reg;
9 |$ E0 g2 ?4 Y( n( j& O. o+ u" t
//temp_reg = 0;
# Q5 C8 x1 D5 L4 r. @ //CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE); //B to A loopback mode enable9 U* l# u- ]' j2 x# F$ j- \
//upp_reg_hdl->UPDLB = temp_reg;
2 i/ ]! X, v: l 0 u& [5 E2 L+ _) \3 n
} |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2015-5-14 19:31:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
发表于 2015-5-14 19:40:04
楼主