关于UPP速度问题 - OMAP-L138 - 嵌入式开发者社区 - 51ele.net
设为首页收藏本站

嵌入式开发者社区

 找回密码
 立即注册

QQ登录

只需一步,快速开始

查看: 10875|回复: 9
打印 上一主题 下一主题

关于UPP速度问题

[复制链接]

13

主题

41

帖子

1181

积分

金牌会员

Rank: 6Rank: 6

积分
1181
QQ
跳转到指定楼层
楼主
发表于 2015-5-14 19:31:54 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
      小弟最近在用138的UPP跟FPGA通信,使用的是8位数据线宽,单速率模式,每1ms从FPGA端发送2K左右字节的数据,DSP端接收数据,每次写完DMA的三个寄存器后直到DMA传输完成,接收这2KBytes需要的时间竟然用了1.7ms左右,不知道为什么会这么慢?FPGA发送的时钟为20MHZ。请问DSP的UPP侧不是不每次收到FPGA发的start信号,才开始接收数据呢?: u5 @7 T$ A. i, {  w
分享到:  QQ好友和群QQ好友和群 QQ空间QQ空间 腾讯微博腾讯微博 腾讯朋友腾讯朋友
收藏收藏 分享淘帖
回复

使用道具 举报

2

主题

50

帖子

502

积分

版主

Rank: 7Rank: 7Rank: 7

积分
502
沙发
发表于 2015-5-14 19:40:04 | 只看该作者
你的数据是写入L2区还是DDR?DDR的数据读写是很慢的
回复 支持 反对

使用道具 举报

13

主题

41

帖子

1181

积分

金牌会员

Rank: 6Rank: 6

积分
1181
QQ
板凳
 楼主| 发表于 2015-5-15 11:33:01 | 只看该作者
weibo1988821 发表于 2015-5-14 19:40: Q# H1 Z- `3 N( M
你的数据是写入L2区还是DDR?DDR的数据读写是很慢的

- ~# k1 v) ^9 ^0 W" _数据是写到DDR的呢,我在16M的DSP内存开了一段收UPP数据的,原因是DDR慢啊,我程序中实在是找不到原因了,呵呵,大侠,如果要用32K 的L2 Cache存UPP接收数据的话,应该怎么用啊?
回复 支持 反对

使用道具 举报

13

主题

41

帖子

1181

积分

金牌会员

Rank: 6Rank: 6

积分
1181
QQ
地板
 楼主| 发表于 2015-5-15 11:33:43 | 只看该作者
weibo1988821 发表于 2015-5-14 19:40
) K3 ?  o" a' _1 Y" T你的数据是写入L2区还是DDR?DDR的数据读写是很慢的
8 C. ~8 N! D7 o# u0 W
数据是写到DDR的呢,我在16M的DSP内存开了一段收UPP数据的,原因是DDR慢啊,我程序中实在是找不到原因了,呵呵,大侠,如果要用32K 的L2 Cache存UPP接收数据的话,应该怎么用啊?
回复 支持 反对

使用道具 举报

13

主题

41

帖子

1181

积分

金牌会员

Rank: 6Rank: 6

积分
1181
QQ
5#
 楼主| 发表于 2015-5-15 11:34:18 | 只看该作者
weibo1988821 发表于 2015-5-14 19:40; R' |+ t- ?  G% {
你的数据是写入L2区还是DDR?DDR的数据读写是很慢的

* |, Z6 f; g2 A+ c4 W2 U& x( Q数据是写到DDR的呢,我在16M的DSP内存开了一段收UPP数据的,原因是DDR慢啊,我程序中实在是找不到原因了,呵呵,大侠,如果要用32K 的L2 Cache存UPP接收数据的话,应该怎么用啊?
回复 支持 反对

使用道具 举报

2

主题

50

帖子

502

积分

版主

Rank: 7Rank: 7Rank: 7

积分
502
6#
发表于 2015-5-15 15:19:47 | 只看该作者
378087736 发表于 2015-5-15 11:34
) v  |. W* k8 x1 Z2 x数据是写到DDR的呢,我在16M的DSP内存开了一段收UPP数据的,原因是DDR慢啊,我程序中实在是找不到原因了 ...

" G, Z, {  N$ y6 O4 V4 o: tDDR存储数据慢是必然的,L2不用开缓存使用,直接使用就行,把你的接收数组放在L2区即可
回复 支持 反对

使用道具 举报

3

主题

14

帖子

75

积分

注册会员

Rank: 2

积分
75
7#
发表于 2015-5-18 10:56:05 | 只看该作者
weibo1988821 发表于 2015-5-15 15:19
1 ?! @# j" U. t  k2 n3 uDDR存储数据慢是必然的,L2不用开缓存使用,直接使用就行,把你的接收数组放在L2区即可 ...

7 K4 V' t4 _3 v+ I# t/ G( W你好,”接收数组放在L2区“语句怎样实现?
回复 支持 反对

使用道具 举报

1

主题

11

帖子

1064

积分

金牌会员

Rank: 6Rank: 6

积分
1064
8#
发表于 2015-9-11 09:54:41 | 只看该作者
l楼主你好,我最近也在做FPGA与DSP之间的图像数据的传输,我想请教一下,请问这个CLOCK START ENABLE 配置是怎么样弄得,我研究了创龙给的事例程序,感觉没有在里面找到关于这几个信号的配置信息,楼主能不能指点一下?
回复 支持 反对

使用道具 举报

0

主题

184

帖子

1137

积分

QQ游客

积分
1137
9#
发表于 2015-11-3 09:33:28 | 只看该作者
CLOCK需要配置频率,START和ENABLE配置使能或者禁用,还有极性
回复 支持 反对

使用道具 举报

13

主题

41

帖子

1181

积分

金牌会员

Rank: 6Rank: 6

积分
1181
QQ
10#
 楼主| 发表于 2015-11-10 18:53:34 | 只看该作者
zhuma 发表于 2015-9-11 09:54- h& j% [; V% A2 G, T
l楼主你好,我最近也在做FPGA与DSP之间的图像数据的传输,我想请教一下,请问这个CLOCK START ENABLE 配置 ...
% n+ J6 R/ p: R+ U% P6 R
寄存器初始化那里就给出来了啊,如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的,如果DSP要接收FPGA的数据,则CLOCK是由FPGA控制的,START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置(我是用8位宽度通信的,对于DSP来说,B是发送,A是接收):
" V) J" d( y9 p0 z5 V3 K1 V9 ]4 astatic void UPPInit(void)
) g. s% [  ?/ N& G5 o# c7 S) X1 d{
+ K* P. C+ s! W" h/ h    unsigned int temp_reg = 0;
: _4 O. @& s$ P% x7 X) Y, p/ Q& J, `
    // Channel B params
; e- t/ v' e' s$ }7 _    CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF);     //Left-justified, zero filled7 ?1 u5 B* y; D. B. D- c' i
    CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT);      //8-bit interface6 R/ E1 S; R; F: F
    CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL);     //Channel B bit width = 8
0 o6 X( g" p$ Z8 f5 d4 y    CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE);    //Single data rate4 G( g0 B; R- E/ |1 b5 O4 v

9 L$ q5 ^1 `" F    // Channel A params8 F; w) E/ v+ |: |" M
    CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF);     //Left-justified, zero filled; R" f5 E5 f9 x3 l4 |4 i$ O$ h: ^
    CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT);      //8-bit interface
/ ?7 H- s5 W* @+ }. g7 F; @    CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL);     //Channel A bit width = 8
$ U7 R; K, T) r% m/ j/ a    CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE);    //Single data rate1 ]$ @2 f* ^* g2 J+ T! j- a) E9 \

4 V4 q$ c" ]7 i+ t    CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO);       //Channel A and Channel B are both active.
  {( j  N" P. K: F    CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0);  //Channel B transmit Channel A receive
$ q+ x; E) R  j2 Z
1 L& o+ [8 E. X% m, B9 S    upp_reg_hdl->UPCTL = temp_reg;
1 X. \9 L% `& ~$ y7 B8 y( ?; O! ~. I
    temp_reg = 0;   
- n- p7 `3 |) w
! s  L6 z: \, q/ V( i    // Channel A params
+ F# s" O- T, b8 w    //CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE);  //Channel A data pins are in a high-impedance state while idle
: [$ T3 j* s- L; ?- ~    //CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor
/ P6 ~7 V+ p4 t7 x+ q* D    CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.
7 J7 T; v) n- j) W    CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE);   //Channel A ENABLE Signal Enable
' n( o5 k' z5 o  I- Z7 I: q5 b9 K& ?+ U. i
    // Channel B params
' [; f% {0 z3 _    CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);( S6 W8 O/ V  G7 ^& ]6 m
    CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.0 E2 ?9 t! I4 J& a+ V
    CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE);  //Channel B ENABLE Signal Enable+ M5 q( c9 i7 d+ I* A
+ `5 v! t+ p# |% s
    upp_reg_hdl->UPICR = temp_reg;  j- }; r1 G. G' ]# W
+ u, t4 [# m+ [% R9 T
    //temp_reg = 0;: M4 L! l4 k% ], {1 \. T4 D
3 k. `3 C' t1 `* I1 O# c
    //CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b);   //Channel B idle value- T' C9 m  |% D* @( X2 ]# l) \
    //CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f);   //Channel A idle value4 k5 ^3 L, w$ M2 X3 `
# m& d+ N# K& e) W
    //upp_reg_hdl->UPIVR = temp_reg;
4 I# ^5 b+ z" D6 S' j
, N. [: q3 o  z+ I    //temp_reg = 0;" {0 c- |/ t% d+ d
) e8 M3 z: E) o0 A5 h6 g% F
    //CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B);  //set 256B DMA I " j* o, p( n- Q+ L
    //upp_reg_hdl->UPTCR = temp_reg;; y8 ^  h5 o4 X2 J3 _. b0 ?

% ~* D( L* T' h. }7 L3 K6 r    //temp_reg = 0;
$ H7 s. e/ t; r1 D6 q% [- L" O    //CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE);  //B to A loopback mode enable
5 {1 a) \5 L. W+ ]& L    //upp_reg_hdl->UPDLB = temp_reg;
- v, V" e  v9 \8 y
# [" P# X% k  b7 w5 o) T  r5 F}
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 立即注册

本版积分规则

QQ|手机版|小黑屋|嵌入式开发者社区 ( 粤ICP备15055271号

GMT+8, 2025-7-2 22:59 , Processed in 0.043188 second(s), 24 queries .

Powered by Discuz! X3.2

© 2001-2015 Comsenz Inc.

快速回复 返回顶部 返回列表