|
|
7 o1 t7 O5 M" q- F# R+ |* ]
寄存器初始化那里就给出来了啊，如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的，如果DSP要接收FPGA的数据，则CLOCK是由FPGA控制的，START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置（我是用8位宽度通信的，对于DSP来说，B是发送，A是接收）：
; w+ D) f u' i, g5 `% ~# ~static void UPPInit(void)
7 b' n0 T1 t5 V% ?{5 P4 t! O2 M) y3 U: S
unsigned int temp_reg = 0;
; M/ N" D3 P* n$ b* s9 t5 o1 @$ z: b7 u8 Q) k5 D/ G
// Channel B params
$ S0 Z/ ?: F. K8 D CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF); //Left-justified, zero filled+ _( ~7 ~! E' t! D! K" L% T
CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT); //8-bit interface
. E" Z; m4 J, [# C CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL); //Channel B bit width = 8$ W# A6 t: Z) z
CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE); //Single data rate$ D8 S* D, l8 Q
6 [8 ]* k5 O* M+ u
// Channel A params
1 T; ]# k, e m: H: @* ] CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF); //Left-justified, zero filled
/ F) Z# M6 w9 S# r: ^% r. r1 | h CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT); //8-bit interface
( p9 z1 p2 U# o' G0 z- v3 k! t CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL); //Channel A bit width = 8- Y* [# C/ H1 A* R! U
CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE); //Single data rate
& _; o4 u4 O* |. Z
* O. F. a7 c/ q7 \+ @' k CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO); //Channel A and Channel B are both active.5 j" Z4 e. v# u" S
CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0); //Channel B transmit Channel A receive. Q3 c& ]# z( |0 [9 b$ t. N
: r: T% m$ k8 r upp_reg_hdl->UPCTL = temp_reg;
) a6 t" o% ^" C. Q; W( b* t8 k$ }( u% U* r$ C; Y; Y2 F* T
temp_reg = 0; $ g4 l1 K% t: M5 e# W
' E b0 N. S( ^( j
// Channel A params
/ G, K! Q( x5 L8 J' H& u( ^5 A# Y //CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE); //Channel A data pins are in a high-impedance state while idle% W G+ {- I- q. `5 r1 `
//CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor
: h* F5 {, s: W- G; s* y CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.. o* K. N9 _7 P! r
CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE); //Channel A ENABLE Signal Enable0 x0 z) ]3 Q3 n& D) k. ^/ z
$ [: N8 g+ n9 M% a9 Q2 l
// Channel B params
/ J7 j5 U4 o0 f3 J+ _ CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);- M8 Q$ Y/ F( ? ^
CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.+ x7 x5 F( n: B+ V% E
CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE); //Channel B ENABLE Signal Enable5 [; _ s T/ v. q8 d
6 |2 d' E) Q4 O' z0 D* v) S1 T6 E. } upp_reg_hdl->UPICR = temp_reg;/ h; A: E$ j8 E) v
9 J0 z3 x7 o8 R$ N9 S7 {
//temp_reg = 0;) R4 H- w |! P" w8 j: I i ?5 P
0 {: ^3 m. R+ D
//CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b); //Channel B idle value
) ]: V4 f( |, N5 D //CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f); //Channel A idle value
. y" F( W2 m# j1 G4 h" e' J h3 O" P/ _) A
//upp_reg_hdl->UPIVR = temp_reg;
0 k! R0 N' l2 X$ S8 s: |8 k5 }3 f6 I; x" J/ q! o
//temp_reg = 0;5 Q7 y8 \" A- |) `$ @6 o1 @
- A8 V+ M7 S# l2 W0 a //CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B); //set 256B DMA I
- x( x& K) u0 @3 a8 c //upp_reg_hdl->UPTCR = temp_reg;2 V2 q, x$ G1 p
1 w/ q+ ]3 D1 @7 R) ?4 ] //temp_reg = 0; y6 x% c& {" A# ? O4 m
//CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE); //B to A loopback mode enable
# ?. c5 q9 _) N9 H //upp_reg_hdl->UPDLB = temp_reg;6 @; s, {! ~ O' s8 O
8 A/ o$ d9 d0 {1 w7 Q8 H/ ]) D} |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2015-5-14 19:31:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
发表于 2015-5-14 19:40:04
楼主