|
|
) X9 A( W) w4 \! S* H寄存器初始化那里就给出来了啊，如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的，如果DSP要接收FPGA的数据，则CLOCK是由FPGA控制的，START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置（我是用8位宽度通信的，对于DSP来说，B是发送，A是接收）：5 C4 ~* [1 x0 |
static void UPPInit(void)0 ^" _. k: _8 ?" v# {3 L/ o
{% m7 c- n( ~% t: V1 r! H3 B @
unsigned int temp_reg = 0;
+ L. ?+ _4 }3 y {
# A5 G9 S3 s" c4 P // Channel B params
& q; d. J* U8 K CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF); //Left-justified, zero filled
, O) s! K+ N5 A4 i CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT); //8-bit interface
. y! s( Q& s f( c CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL); //Channel B bit width = 81 n) u$ C) x/ _/ w
CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE); //Single data rate! W$ @9 h" Q1 \; F' K: u
6 |/ {+ ]% s$ ]+ U# E" N3 t // Channel A params$ I1 t! H5 M4 ~1 v* S+ S& d% w
CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF); //Left-justified, zero filled
. u! D. g" Z2 w- n& X& B+ v8 _ CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT); //8-bit interface
! D5 }, b9 T w+ u+ \9 M4 v CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL); //Channel A bit width = 8/ `$ K0 A4 z4 q; u- j
CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE); //Single data rate
, h+ D( D) j9 v3 u
+ N5 k) P# J$ Q- h( w CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO); //Channel A and Channel B are both active.
+ w! p& C4 j S+ E0 U- N CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0); //Channel B transmit Channel A receive3 ~5 a0 N) b/ Y
{4 r1 p$ S, Z$ [3 y& m
upp_reg_hdl->UPCTL = temp_reg;
0 D$ V' C& i7 ~% n- E
! [; v4 D9 b ^& D) w" K* W9 ^5 P" l# R temp_reg = 0;
7 b8 q' |$ x! ]4 _% Q w: z/ w9 \) V# g7 `9 ]
// Channel A params0 \5 O: s5 {) x( M" D
//CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE); //Channel A data pins are in a high-impedance state while idle
: D; G+ T3 x- `6 ]* U //CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor" k' T; k. ^/ B- _8 J- i) i% z
CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.
4 h0 Y9 q) [" `# b1 ~7 y2 _ CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE); //Channel A ENABLE Signal Enable4 @2 R* u& z+ }
! `; V f% n& w0 f; g* R // Channel B params
S8 a$ J% |* f9 d* H8 [ CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);
! X6 T% L" }3 c2 I& B) u CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.3 C8 [: |- n: Y
CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE); //Channel B ENABLE Signal Enable
) g* P D8 o" ~( w6 i+ U5 \) P/ b0 G2 c& u
upp_reg_hdl->UPICR = temp_reg;9 X" E- f$ T7 u a- f& N9 i0 A
a9 \) X4 q: z s% P" {
//temp_reg = 0;
$ q+ S1 N7 ^# P$ b% Z& j+ v* j$ D8 R. V, Q# H# k: D
//CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b); //Channel B idle value0 F( [5 t) P' }% F
//CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f); //Channel A idle value
4 o7 H, o5 Y( y4 \* I; u/ B* R/ \8 u! [3 G) J6 T, o
//upp_reg_hdl->UPIVR = temp_reg;
' e9 v+ l6 }$ m; I2 [( f2 d" i: z
1 C2 F7 P, f! |/ c8 { r D. D //temp_reg = 0;
7 ^9 X1 E0 h9 C+ h5 t5 X) N$ t
- K; q$ o% o2 | //CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B); //set 256B DMA I . v- u; b! M% |/ P
//upp_reg_hdl->UPTCR = temp_reg;
1 X9 s5 @9 J8 U1 @$ i0 U1 s0 D, ?$ k; K6 h* N
//temp_reg = 0;
2 I2 c0 d& e4 Q& ] //CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE); //B to A loopback mode enable2 |: a' j9 z! U' W1 z/ e$ d: a% K( C' G
//upp_reg_hdl->UPDLB = temp_reg;9 R W( @- p3 K$ U# }
8 t/ g5 x: G, a. h$ H
} |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2015-5-14 19:31:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
发表于 2015-5-14 19:40:04
楼主