|
|
% G8 \/ B/ |) U1 b0 r9 ]8 _$ K* X
寄存器初始化那里就给出来了啊，如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的，如果DSP要接收FPGA的数据，则CLOCK是由FPGA控制的，START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置（我是用8位宽度通信的，对于DSP来说，B是发送，A是接收）：9 @' o4 S! l& L% Y* e# N
static void UPPInit(void)
( H4 {( L4 b Q1 P$ |, a{. d# U& h U7 c( W; g5 r) m; Q
unsigned int temp_reg = 0;7 P5 ]3 x! ]1 I9 x5 V; Q# [
5 s( G: ?" k( @8 j$ R. X5 y4 ]
// Channel B params: k9 x' N- m3 {8 t
CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF); //Left-justified, zero filled) m8 |/ |7 k9 r7 P
CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT); //8-bit interface& K+ c. q1 Z8 Z
CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL); //Channel B bit width = 8. x" P" F1 E; l8 g# A. I0 [
CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE); //Single data rate- v# m/ C7 k- V2 B& p% d: J
6 T+ ^- Y# p. v // Channel A params" f/ s( A* J7 K8 m8 m, d }
CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF); //Left-justified, zero filled* u+ ~) i* I) q D8 S; z0 w
CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT); //8-bit interface
) u: Q a g- U- l8 E2 d0 i' o' J6 I CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL); //Channel A bit width = 82 g# g! L; d( A) @0 [) }( z7 O
CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE); //Single data rate
8 H: B3 s# h# E* m, o6 e W, Q. K/ D+ H
CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO); //Channel A and Channel B are both active.. F- P) r% \! z, |: q4 ]: C# F7 x
CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0); //Channel B transmit Channel A receive
9 _2 V+ Y& u" j- b# c
' G, l2 M9 ~6 S, `" |7 }, W7 k1 ~" s upp_reg_hdl->UPCTL = temp_reg;0 S4 F3 e8 r6 Z& t. m
" g) M) C; z2 `1 w* E
temp_reg = 0;
4 s4 q& s6 t1 @% k$ Y5 c( a, c2 q% W2 l( j$ n9 c
// Channel A params
" s6 v* y8 |/ S" s3 p+ | //CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE); //Channel A data pins are in a high-impedance state while idle
9 y: K3 s1 D* z0 u Y3 }: d0 ` //CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor
+ d* g) u+ j7 o' J* \& ^9 | CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.
. ]; E& O* p# }& S' N" J' b% T CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE); //Channel A ENABLE Signal Enable. c- [3 V1 B# _+ F2 g8 H
$ B( E9 Z3 }0 ^& J* g1 a* ~
// Channel B params
/ q- w2 l1 |8 H5 J# b5 J7 p' h CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);
( D7 o3 o% `0 ?5 v0 D7 |, X CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.
: m0 O; F9 N! v% ?3 E" p: h$ H CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE); //Channel B ENABLE Signal Enable7 P( W8 y+ K+ R
+ h1 `- W, v/ R% m
upp_reg_hdl->UPICR = temp_reg;
2 x- b" y! ^& `4 L6 i
. N5 ]" n6 r4 g" b; {1 n- B //temp_reg = 0;
* h G, `+ Y8 G y, j1 F5 i% ]/ _# a8 @
4 D- R! u1 A- C' A% R+ j! ^/ p //CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b); //Channel B idle value
3 E6 b) m ~7 h2 a, Y5 g //CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f); //Channel A idle value
' G. B! z: E' v+ I$ v" f; m8 @3 t7 A `5 z$ p! W
//upp_reg_hdl->UPIVR = temp_reg;$ |1 P# u3 r) i( e' B/ e
+ O [8 O, H: B6 g( c //temp_reg = 0;
- C0 S" y; g* N) I. ~& l4 L9 Y7 U1 _
//CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B); //set 256B DMA I
1 M, A! h* u$ D5 J% H //upp_reg_hdl->UPTCR = temp_reg;* C, A2 ^% c' ]3 h
( {# m/ u# r; Q1 s/ a //temp_reg = 0;
& g7 K3 [) W$ g( o //CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE); //B to A loopback mode enable
. p: A: e s3 Q, ] //upp_reg_hdl->UPDLB = temp_reg;; E6 b" k! P( C( A' F6 J5 \! a
1 i; r! \1 {" L' L3 V* w} |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2015-5-14 19:31:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
发表于 2015-5-14 19:40:04
楼主