|
4 K0 B4 w+ g. k% J, ^, g8 L ]
寄存器初始化那里就给出来了啊,如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的,如果DSP要接收FPGA的数据,则CLOCK是由FPGA控制的,START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置(我是用8位宽度通信的,对于DSP来说,B是发送,A是接收):3 M/ G: n/ k& w' a5 v6 n
static void UPPInit(void)9 z& P; p! }; Q+ p
{
: @& f/ J o! E# b% g unsigned int temp_reg = 0;- }4 A! u) n# y/ y' a
# B. z8 C C' f; H2 P! T
// Channel B params( T# c- E- d" |( v8 d, v
CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF); //Left-justified, zero filled8 W" F, l' S4 t$ d! G* t( V, ~
CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT); //8-bit interface
8 z7 j5 s( K, H7 _, G CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL); //Channel B bit width = 8( n1 C; Q# v6 }2 y
CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE); //Single data rate
; {/ V& V0 E; M5 B0 m( J; F
+ a* s: q5 x) _! m9 x+ n" a2 d // Channel A params7 W' h$ q4 K3 u& k. w$ U
CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF); //Left-justified, zero filled
* q* h3 n+ o/ g" J. h& [: A CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT); //8-bit interface6 I* t4 j7 y. w
CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL); //Channel A bit width = 8
3 Y: b# A4 B- y' I4 D CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE); //Single data rate( E1 o- j1 l8 l* @. J4 p+ K4 z
* e: S) |- c+ p4 \6 u2 y* ~8 [ CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO); //Channel A and Channel B are both active.6 v& E" Q9 z3 U. w8 Y1 U
CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0); //Channel B transmit Channel A receive6 a1 ?8 o% x5 B3 A. X- M. k
5 @6 I. N2 a6 n- F upp_reg_hdl->UPCTL = temp_reg;
- M& @. y v u' o- ?. F2 |3 T( w5 b/ Z, G- T: B& u3 q& P
temp_reg = 0;
. a5 d( J. U7 T: \! w. M( H# K6 I# u# D, }# X& G
// Channel A params8 j+ ^( C) n7 N; O# T k
//CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE); //Channel A data pins are in a high-impedance state while idle
: V0 Y% @5 {5 O/ h' p //CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor
9 @( f) Q( d: h CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.1 G* D b( Y, c
CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE); //Channel A ENABLE Signal Enable
5 }0 c$ I" ]# [1 m. I
9 y; \; F; R2 l/ r' h1 w // Channel B params' R1 c, I: G+ A1 ~( h
CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);
' H' A2 S8 J# y CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.! z0 j @3 \- E. I2 ]
CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE); //Channel B ENABLE Signal Enable& F; _4 g% t7 h" @! {
8 Z$ c& i+ e1 B/ c: {2 A
upp_reg_hdl->UPICR = temp_reg;
! |2 B1 z! l3 A# U/ k* x! O5 e+ F- C+ P+ r5 S
//temp_reg = 0;
- _) o) | w X! A7 `& L! I' V
( \1 O% |, W' x6 [/ ~5 B //CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b); //Channel B idle value
& \/ f8 E$ B- r* x6 R0 r' ?# o //CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f); //Channel A idle value: L. q }. a+ `" t4 x
- M( i* _0 h8 \2 A //upp_reg_hdl->UPIVR = temp_reg;. Z" {+ _0 U, _4 P) h
$ u; i# \% {$ K' U S
//temp_reg = 0;
4 x) j- `7 ~# _$ [- [2 ~- w
$ T& F0 G1 A0 K$ ~# L" I //CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B); //set 256B DMA I
8 W) H* l, d7 a# |, O. Z) ? //upp_reg_hdl->UPTCR = temp_reg;
7 {# Q) x; h( @. f7 [7 k4 h7 Q4 p( ^
//temp_reg = 0;
+ s6 ?" ?8 W) q1 G8 i/ Z6 B //CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE); //B to A loopback mode enable2 y* R# d& A- H1 y9 w1 d: u2 l
//upp_reg_hdl->UPDLB = temp_reg;! r3 u9 o0 b( y9 s( a
! q2 E; V/ N# j} |
|