|
|
3 B. J0 p9 W/ V寄存器初始化那里就给出来了啊，如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的，如果DSP要接收FPGA的数据，则CLOCK是由FPGA控制的，START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置（我是用8位宽度通信的，对于DSP来说，B是发送，A是接收）：
6 s8 w2 I* k! m: s4 f$ H- k( w: Kstatic void UPPInit(void)! K/ P+ O1 J& `& m' \
{! K9 @, @# g1 H; ^) ?0 @$ t; }
unsigned int temp_reg = 0;
1 z! U3 K, Z' f+ i
9 B# H/ s1 |6 T1 U6 J5 }% o // Channel B params
- c/ @- k# N1 h* c3 W1 M1 C+ w CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF); //Left-justified, zero filled
7 C- M( X5 G2 v9 q4 A0 H, i/ o CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT); //8-bit interface
, Q% G. P7 K0 {% p CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL); //Channel B bit width = 82 N9 A! ]: D5 F% x$ j1 ^( o
CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE); //Single data rate# y' e* k& V+ v: I! r
( F; A+ |' s4 @% ?( u+ E6 } // Channel A params
6 M o0 I+ s2 J9 l+ r( T4 @% s: @ CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF); //Left-justified, zero filled, ?) z# u1 ~) c8 m) u$ N5 z
CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT); //8-bit interface- d8 I8 n/ D; d$ v; m. y1 J3 B
CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL); //Channel A bit width = 8
B( _& i( b8 @ CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE); //Single data rate
( R4 x. W S7 h" p
3 H/ Q& @3 S; Z; W# b! W A9 L CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO); //Channel A and Channel B are both active.
/ O. m" r% R1 Q CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0); //Channel B transmit Channel A receive
( p: e% K) X' T
% f. g. {- B# Z: E# D2 T upp_reg_hdl->UPCTL = temp_reg;/ u9 @- H( b4 [- k0 N# y, O. n
& t- U7 p3 t8 q$ ^. M temp_reg = 0;
5 T! I3 A# m. L' M& u. c& Z f" y0 S$ J1 j8 P+ N
// Channel A params9 C4 T u% m( h& k, ^
//CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE); //Channel A data pins are in a high-impedance state while idle6 J" q- y* F0 V% d$ ^3 s; |% L) N
//CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor" j( o: v2 w9 C. E% f$ W
CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.
2 ~0 Z# w8 x" J$ k% e( X2 y8 m& ?# w CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE); //Channel A ENABLE Signal Enable
) Q4 q' K! H0 e R/ A) G( n& R7 H9 f0 }, z' C3 @' ]3 [1 A
// Channel B params: g( P8 Y& e# C. f& P6 [
CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);/ S! B) O0 \, r# G, v) Q% a% o
CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.
8 ?. B2 J$ a2 C$ q0 Z, t CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE); //Channel B ENABLE Signal Enable- c9 o/ q% `% U- `3 Y
4 ?5 s% ~/ Z0 S8 ^ upp_reg_hdl->UPICR = temp_reg;
2 P, }" z6 i, S9 h4 ~; u6 b& o0 Q
//temp_reg = 0;
6 _+ i6 x* H, {+ t i" i! p$ I/ M) s- J$ `+ z
//CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b); //Channel B idle value' k! J: A, z; o& l# ]
//CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f); //Channel A idle value
0 x+ M5 G8 U. K/ z$ L
t5 M1 e6 D( O# [1 K //upp_reg_hdl->UPIVR = temp_reg;
5 M2 L) M# P; z* K" K9 n" h% t( f3 W
//temp_reg = 0;
* Y8 \) ~5 t6 I$ y& y3 f3 z; B
$ l! M" a0 F7 M //CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B); //set 256B DMA I
$ c# Q, d! m$ q. `# e6 o+ S( [- X1 Q //upp_reg_hdl->UPTCR = temp_reg;: G) h) P5 c/ }
" ?: R. T# o7 W5 g9 S6 b //temp_reg = 0;
7 M; L+ F$ I# ?( M' h; } //CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE); //B to A loopback mode enable; i* s2 I) c$ W [" _, m) o% U' c9 m
//upp_reg_hdl->UPDLB = temp_reg;0 k& V! D8 l8 u6 W8 A- p
. U: o8 a( C/ O6 ]" l2 P
} |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2015-5-14 19:31:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
发表于 2015-5-14 19:40:04
楼主