|
|
* ^5 w7 N5 c1 |2 G
寄存器初始化那里就给出来了啊，如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的，如果DSP要接收FPGA的数据，则CLOCK是由FPGA控制的，START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置（我是用8位宽度通信的，对于DSP来说，B是发送，A是接收）：
# B% z- V5 I i* |' }static void UPPInit(void)* W' {6 K' X! h" c; c2 z. X
{" W6 E9 U3 R/ X/ x3 b! V
unsigned int temp_reg = 0;: E: }2 a& H6 _9 G5 Y
. s/ E' l% `# _' D8 N- ~ // Channel B params
! C' v: v! Q6 J CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF); //Left-justified, zero filled
( d; W* j, B7 u2 k" X5 |$ K CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT); //8-bit interface
, F, \) V7 p; J, Q; h CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL); //Channel B bit width = 8! o, D9 m" L/ i5 W: i( l( e! |
CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE); //Single data rate9 }: e0 E+ A* }( [1 T: b5 A% d
. P M' o1 O G
// Channel A params
5 Y% `4 a2 {. x @ CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF); //Left-justified, zero filled6 t9 n) c+ U, `* V$ i% \$ b
CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT); //8-bit interface
" i$ S3 i/ \5 x$ c) X. C CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL); //Channel A bit width = 8/ ^+ c h! F4 C x( Y
CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE); //Single data rate9 X, f) R& E, d+ e9 L% C
1 y1 F* I2 s- v) H+ u5 W6 Y
CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO); //Channel A and Channel B are both active.7 ?2 v9 X1 I7 Q1 _" y" R5 ] h
CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0); //Channel B transmit Channel A receive% h, A6 e* C2 T* I% W# @
. d, _( i! q1 e- G upp_reg_hdl->UPCTL = temp_reg;
- S3 s0 n: M$ L! d+ e: @1 w# \0 T s" |% S6 g% [
temp_reg = 0; 9 @: f1 |3 ^. d @% E8 v
/ p: A6 l% z; K6 R+ D
// Channel A params
( D9 r+ c/ R) b x //CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE); //Channel A data pins are in a high-impedance state while idle6 t0 v- ]; r2 C
//CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor
: X5 X$ Z4 @ U+ a! A4 n9 m0 } CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.
1 p9 a4 M: U; }0 `% c% p CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE); //Channel A ENABLE Signal Enable
8 L/ ]2 h4 ]' L! m# @0 ]( T# Y& D% U: U& G0 D8 m6 S7 K, L6 k9 w Y
// Channel B params
: }! F3 ?( P5 k: C5 E4 v CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);! d5 @6 \" o9 s# `0 c; s) P
CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.
, H( V" I1 Q6 f, G! | CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE); //Channel B ENABLE Signal Enable
! w, j* l& q* _3 G5 f# Y7 F6 m& v( `
upp_reg_hdl->UPICR = temp_reg;
1 r" ]1 G8 A* P. w( x/ r. z4 R) n8 p6 e# ?
//temp_reg = 0;
+ }/ H2 g2 f) N; u/ M; N7 J$ ]1 W$ _) K% t [
//CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b); //Channel B idle value
4 X. ^$ k4 }: }* e //CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f); //Channel A idle value# m/ W1 T/ U1 b9 w$ p9 O+ p) F# V; W& I
8 Q3 u! g( G! z/ l d //upp_reg_hdl->UPIVR = temp_reg;4 t- T; u; w, b2 w/ ~- V
" i/ U& @' v @0 v0 w
//temp_reg = 0;- p: e& {( \0 a0 R" Y
9 B, [8 x# Q6 b& A8 x9 A0 ~; Q //CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B); //set 256B DMA I $ u. y X3 V, `+ ` h# Y
//upp_reg_hdl->UPTCR = temp_reg;
3 E- [2 [3 h) j+ G9 L3 T% {% v8 ^' r# B* I% w7 i& x( S
//temp_reg = 0;$ x7 T$ W$ x$ X8 f
//CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE); //B to A loopback mode enable; r# K* y( Y- n4 H$ r& H2 Y
//upp_reg_hdl->UPDLB = temp_reg;
" s0 W/ o* H8 ^- q* Q8 G9 p h
- H& o i1 l4 j9 f4 u; j& @* U} |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2015-5-14 19:31:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
发表于 2015-5-14 19:40:04
楼主