|
|
' n& C( ], f* {) Q* L) n% e
寄存器初始化那里就给出来了啊，如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的，如果DSP要接收FPGA的数据，则CLOCK是由FPGA控制的，START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置（我是用8位宽度通信的，对于DSP来说，B是发送，A是接收）：
0 E9 ^; n& V8 Y! J% C/ Istatic void UPPInit(void)
3 N% X1 i+ f2 S5 _& S6 W$ t9 g) O' ^{
" L- f2 n! K% C, c# K* T unsigned int temp_reg = 0;4 v) N# g' N8 D, Q4 T3 X& F8 C
3 j$ k% ]' h$ Q( S& p% e3 A // Channel B params
$ m; V$ z4 Y$ r4 F+ D# a- R CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF); //Left-justified, zero filled
$ g) }4 P6 K6 n* U CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT); //8-bit interface9 |* D4 H9 q" n) c) {8 y) m$ q( n3 v5 E
CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL); //Channel B bit width = 8& |& N6 J: `1 g- L/ g1 S
CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE); //Single data rate
0 C) f9 ]( p) p; N
' G+ @/ L' b: C( e8 c, ` // Channel A params
1 L. y- V/ M9 _: j CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF); //Left-justified, zero filled5 [. W/ s7 H2 J# S- M
CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT); //8-bit interface
6 H. ?6 U2 O. j) f CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL); //Channel A bit width = 8
& o" F6 H. N) a: T4 \# T CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE); //Single data rate
% \5 g5 f- N. I- w2 k% ~( v/ g' R4 K# C: E% [
CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO); //Channel A and Channel B are both active.* \5 f/ O0 v9 @9 L3 ~4 ~ f! e
CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0); //Channel B transmit Channel A receive1 L: k9 J9 c, @( X
l* s7 p* T L! _, J
upp_reg_hdl->UPCTL = temp_reg;
5 m' L7 u. L: n
$ @, j7 ?1 u- U' R2 A temp_reg = 0; + _8 n0 d8 `5 m
% n- P- v. D# J4 q" v2 G9 ^0 P9 G // Channel A params+ }+ {9 n3 {0 M! Q; m# o) T
//CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE); //Channel A data pins are in a high-impedance state while idle0 P0 S* I1 O2 `) t' \
//CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor& B: o; u- v; n7 R, i
CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.
. r' j) \0 R# h/ D/ h1 _ CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE); //Channel A ENABLE Signal Enable3 M7 y2 {+ `- ^- ?' \. K5 |
* R$ o3 A( m" j# L) G! A/ G! K
// Channel B params
+ N$ q8 J+ j$ u CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);
+ v: h0 f7 i" u2 x CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.
# T1 W* u3 C; D# x/ m CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE); //Channel B ENABLE Signal Enable) j, J" W- o+ l' H1 }
9 x0 U0 j9 k8 g6 L% f8 g- ?
upp_reg_hdl->UPICR = temp_reg;
( _7 h, g5 C- q0 U5 u: J. f: I9 D: o s& I
//temp_reg = 0;
5 q Z0 I; S! b) p4 ]: w1 ~. C5 u p+ y6 m3 a! ?* T, \. i) l
//CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b); //Channel B idle value
# e; a# Y; s% ~/ ] c //CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f); //Channel A idle value
) \) w9 G. j) ]. j% t! I; O: v6 O L! ]7 k/ d5 L( r0 @" Z% F! n
//upp_reg_hdl->UPIVR = temp_reg;
& Z( W: Z. T9 h4 s; P6 Z# ^; l+ G) [2 @( v( J: s- n
//temp_reg = 0;: N4 U& d6 y/ k/ `% S" _6 w( K% r
" ~7 \2 q, J; f) @# ^0 _
//CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B); //set 256B DMA I ' r, \/ f& L# P9 F8 l$ D5 b
//upp_reg_hdl->UPTCR = temp_reg;
* h' R ~( U! W4 ?. z4 q2 N: q1 ~' D) y. m
//temp_reg = 0;$ ]) z, v& h4 d& h
//CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE); //B to A loopback mode enable; T" X' I% ^ b% Y$ x2 M+ p/ B
//upp_reg_hdl->UPDLB = temp_reg;
- E% i1 C: ~1 D- ~+ v# L" [ 4 T( _$ W! [7 o; O8 c
} |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2015-5-14 19:31:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
发表于 2015-5-14 19:40:04
楼主