|
|
5 H: z; v4 p( Q1 u, ]- V
寄存器初始化那里就给出来了啊，如果DSP要发数据给FPGA, 那么CLOCK是由DSP去控制的，如果DSP要接收FPGA的数据，则CLOCK是由FPGA控制的，START跟ENABLE信号是用来控制发送使能的。这是我的初始化配置（我是用8位宽度通信的，对于DSP来说，B是发送，A是接收）：2 u7 s* Y1 O/ l
static void UPPInit(void)
2 M* j2 ?! O1 t G) t{$ \ T# e# i( d
unsigned int temp_reg = 0;- {% h8 W4 \* H$ A* R- t. g% p1 m
) a# e9 o1 L* _ // Channel B params
7 O7 V6 g! N- g% w6 S CSL_FINST(temp_reg, UPP_UPCTL_DPFB, LJZF); //Left-justified, zero filled
7 f6 Z' y8 R$ o* F CSL_FINST(temp_reg, UPP_UPCTL_IWB, 8BIT); //8-bit interface
6 y' x% B! `6 q CSL_FINST(temp_reg, UPP_UPCTL_DPWB, FULL); //Channel B bit width = 8% V- K. O- ?* a* x# a0 z$ q
CSL_FINST(temp_reg, UPP_UPCTL_DRB, SINGLE); //Single data rate1 W: V( [% ?" D
/ d" ~$ H( ]0 [% x& ^ F // Channel A params6 o/ R) w. V. p: @+ i
CSL_FINST(temp_reg, UPP_UPCTL_DPFA, LJZF); //Left-justified, zero filled
. b& j7 m2 K. a+ Z- p# a CSL_FINST(temp_reg, UPP_UPCTL_IWA, 8BIT); //8-bit interface
8 G1 q- z$ a" C6 t+ }. ~ CSL_FINST(temp_reg, UPP_UPCTL_DPWA, FULL); //Channel A bit width = 8) H# e* @; I; t% d" }$ b& G# j
CSL_FINST(temp_reg, UPP_UPCTL_DRA, SINGLE); //Single data rate( y) F5 m/ J4 l
0 t6 s# }9 V+ e1 B5 O9 h9 E
CSL_FINST(temp_reg, UPP_UPCTL_CHN, TWO); //Channel A and Channel B are both active.# [% M7 l) C! e+ ?9 c
CSL_FINST(temp_reg, UPP_UPCTL_MODE, DUPLEX0); //Channel B transmit Channel A receive9 r( `# Q& A& w% T. U6 Q) ~, s
9 y- F- `0 D C( v& I5 T: I
upp_reg_hdl->UPCTL = temp_reg;8 g1 U9 y* U4 x. E: |
# [- S9 |& ]: E% D% e C
temp_reg = 0;
& g0 S# G- V8 n- c/ w( x7 T- P- Z! E h1 c* |) `% ~
// Channel A params
1 L! t) {% o( Z6 D //CSL_FINST(temp_reg, UPP_UPICR_TRISA, ENABLE); //Channel A data pins are in a high-impedance state while idle$ h' }" c: ^! d6 h' ^4 ^
//CSL_FINS(temp_reg, UPP_UPICR_CLKDIVA, UPP_CLOCK_DIV); //Clock divisor
1 a: l# N- _- ?; M; Y CSL_FINST(temp_reg, UPP_UPICR_STARTA, ENABLE); //Channel A START Signal Enable.
& c! g1 C. d% V/ }' [ CSL_FINST(temp_reg, UPP_UPICR_ENAA, ENABLE); //Channel A ENABLE Signal Enable
& u c3 R. F: Y
" ~4 ^' E9 R# ^- A // Channel B params
9 @( x1 c y# u8 z Q* b CSL_FINS(temp_reg, UPP_UPICR_CLKDIVB, UPP_CLOCK_DIV);
: t$ f0 q3 z0 i c CSL_FINST(temp_reg, UPP_UPICR_STARTB, ENABLE); //Channel B START Signal Enable.
% J+ C0 }. s G: c4 [/ C/ { CSL_FINST(temp_reg, UPP_UPICR_ENAB, ENABLE); //Channel B ENABLE Signal Enable x2 R/ G& K& _# n
; }3 ~$ k" k3 F5 ~ upp_reg_hdl->UPICR = temp_reg;
) r$ m$ u7 s, _- b: O. s. @. t& F9 C* U9 S a- N4 ?/ n4 w5 l' M
//temp_reg = 0;7 l- k) {) o% z* ~+ e( A" d
1 z" x$ i( x. ^! {- G8 o
//CSL_FINS(temp_reg, UPP_UPIVR_VALB, 0x7b7b); //Channel B idle value; A4 r% L1 f% n
//CSL_FINS(temp_reg, UPP_UPIVR_VALA, 0x7f7f); //Channel A idle value$ Q7 @+ o) l4 c+ S4 w4 f
9 B9 R* L# @' U* w1 N( o% ?
//upp_reg_hdl->UPIVR = temp_reg;0 l0 ^0 \# y* J# P! v O. G8 }, i
- k- e J6 Y8 s& i- z: n
//temp_reg = 0;& _! U& I, j( B. }% ]5 I
, Y( `4 f' ]+ Q
//CSL_FINST(temp_reg, UPP_UPTCR_RDSIZEI, 256B); //set 256B DMA I 0 c6 E( k8 H0 t: j+ M( D' G# u
//upp_reg_hdl->UPTCR = temp_reg;
2 S' T( P# z1 [+ o# W8 c3 A( r! V* }) S' J8 m
//temp_reg = 0;3 b+ v, R# Q5 N! o5 k
//CSL_FINST(temp_reg, UPP_UPDLB_BA, ENABLE); //B to A loopback mode enable
1 J4 H% [6 J2 ]; i //upp_reg_hdl->UPDLB = temp_reg;
. B7 K7 t/ i4 @5 F9 o6 P% g * Y6 H b+ P5 ~, O+ P3 Z E
} |
|
|手机版|小黑屋|嵌入式开发者社区
( 粤ICP备15055271号 ) 
发表于 2015-5-14 19:31:54
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
收藏
淘帖
楼主
发表于 2015-5-15 15:19:47