FPGA与DSP通信问题。

水瓶

1、  我现在要实现的基本功能是：一组数据给FPGA端的双口RAM，然后DSP通过EMIF读出。不需要DSP再给FPGA写入数据，如何更改贵公司的例程？我的更改是：DSP端注释掉写入FPGA部分，直接读取。FPGA部分是直接在双口RAM中初始化一组数据。然后读出的数据全是0，不是直接在双口RAM中初始化的数据。请问问题出在哪里了？还望版主大侠指导。

邮箱：604285180@qq.com
! _, p9 q! w$ I0 Z, R

Lewis

只需要把（下图中）向FPGA写数据的部分注释掉就行，其他地方都不需要修改。
% E8 R; Y; c7 Y
. L( p, F1 D/ i3 x, [

Lewis

还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

水瓶

Lewis 发表于 2015-4-16 09:55
还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

( z/ G) q/ i& ]* P: G4 u+ G, EFPGA端RAM的地址是从0开始的，DSP端地址是0x6000 0000的地址去读，请问如何映射地址？

Lewis

$ P' l) S* q* m6 k( AEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址

水瓶

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
- {. `6 j* X* h& d# P$ m ...

1. `timescale 1ns / 1ps
   
2. module emif_test
   
3. (     
   * d' y  M* l( x5 G6 W9 j! ~
4.    input clk,
   * Z0 h- `3 C4 [
5.         input    emifa_clk,    // 时钟                        
   
6.         input    emifa_cs2,    //  低电平有效异步器件使能引脚  （与异步器件片选信号相连，只在访问异步存储器时有效）      
   * Z5 j0 p# X% D
7.         input    emifa_oe_n,    //  低电平有效异步器件使能引脚         
   
8.         input    emifa_we_n,     // 低电平有效写使能引脚      
   " K" C; Z" C& a" t/ H" W
9.         inout    emifa_wait0,    //等待输入引脚      
   
10.         inout    emifa_wait1,            
    
11.         input    emifa_ba1,         // EMIF存储区域地址线 ，当与异步器件连接时，这些引脚与EM_A引脚共同形成穷到器件的地址。            
    $ G; k% y+ ^) ~
12.         input    [13:0]emifa_addr,  // EMIF 地址总线            
    ; ?; z4 o+ V% f. p# j/ b6 q
13.         output    [15:0]emifa_data   // EMIF 数据总线
    ! O3 |0 M! H* o9 v* i+ h, t
14. );
    4 J, E: [3 K% D3 Y% ?! y
15.         
    
16. /****************EMIF Interface****************/        
    + L3 q8 q  g& Z
17. //信号声明
    
18. wire emif_clk;
    + S9 |: V8 m( N/ X9 l5 e
19. reg emifa_cs2_reg;      
    
20. reg emifa_rnw_reg;     
    - G. T& x. R- C2 i5 J; s
21. reg emifa_oe_n_reg;   
    " S+ x$ G; Q- j: F% b  x
22. reg emifa_we_n_reg;   
    2 Y4 D% {  F3 x; {" U$ N- q  v
23. reg emifa_wait0_reg;   
    3 W$ p  s! e3 C  E' z
24. reg emifa_wait1_reg;  
    & }. Q) E7 p8 }; t/ I4 G" R6 i
25. reg emifa_ba1_reg;     
    
26. reg [13:0] emifa_addr_reg;      
      B+ [  N& n1 d2 {, @" v
27. reg [15:0] emifa_data_reg;
    4 d, D; m: V$ i3 s8 t7 m3 N
28. 
    
29. //元件例化
    
30. BUFG emif_clk_unit(.I(emifa_clk),.O(emif_clk));
    
31. //寄存器赋值
    
32. always@(posedge emif_clk)begin
    4 n2 h# ^; Q; p- A) z
33.                 emifa_cs2_reg       <= emifa_cs2;
    ) Z- U  _, V  p- c* m
34.                 emifa_oe_n_reg      <= emifa_oe_n;
    $ f9 }7 ?2 Y6 ~( U# u: f4 ^
35.                 emifa_we_n_reg      <= emifa_we_n;
    
36.                 emifa_wait0_reg     <= emifa_wait0;
    
37.                 emifa_wait1_reg     <= emifa_wait1;
    - [+ n# m& t3 |# m
38.                 emifa_ba1_reg       <= emifa_ba1;
    4 h6 X% H2 @  o5 {5 g4 T2 E
39.                 emifa_addr_reg      <= emifa_addr;
    ) b5 N( f* ~5 t3 k1 Z5 o
40.                 emifa_data_reg      <= emifa_data;
    7 r; G1 q. ~* k
41. end
    
42. 
    : f" @* u( |1 {$ R" I0 \! X! I
43. //assign emifa_data = (emifa_oe_n ==1'b0)?dpram_douta:16'bZ;
    
44. assign emifa_data = dpram_douta;
    4 M  b0 {; I' a2 k0 G: D8 R
45. 
    ( m1 v/ \0 L/ C9 v! |3 j
46. /****************Dual Port RAM****************/
    
47. //PORTA
    0 n* y7 D, ]  J, N. V$ `
48. reg  [14:0]dpram_addra;      
    
49. reg  dpram_wea;         
    $ \" M5 v7 {- E: W# |
50. reg  [15:0]dpram_dina;      
    
51. wire [15:0]dpram_douta;           
    
52. //PORTB
    5 b2 E+ b! q2 @$ T) V0 e* i
53. reg  [14:0]dpram_addrb;      
    9 m2 n( d8 ~& h
54. wire  dpram_web;
    ' p  o: X( F) t7 G6 W
55. reg  [15:0]dpram_dinb;
    1 j1 k& a; e! W3 W3 ^0 W0 {
56. wire [15:0]dpram_doutb;
    
57.    
    
58. //元件例化
    
59. dpram dpram_unit(
    ( i$ g+ s$ z8 @- b: t+ ~9 A' }3 H7 C5 U
60.   .clka(emif_clk), // input clka
    
61.   .wea(dpram_wea), // input [0 : 0] wea
    ( x: F0 [4 f$ D1 G5 y: S
62.   .addra(dpram_addra), // input [14 : 0] addra
    
63.   .dina(dpram_dina), // input [15 : 0] dina
    ! t' ^. J* J% T/ @9 }% U
64.   .douta(dpram_douta), // output [15 : 0] douta
    
65.         //clkb                  => sys_clk,
    + _2 \" q3 q$ r" j; p+ _
66.   .clkb(clk), // input clkb
    
67.   .web(dpram_web), // input [0 : 0] web
    
68.   .addrb(dpram_addrb), // input [14 : 0] addrb
    2 u: h2 T( u1 Z& R7 k! G
69.   .dinb(dpram_dinb), // input [15 : 0] dinb
    
70.   .doutb(dpram_doutb));// output [15 : 0] doutb)
    4 Z5 h1 h8 s) @3 P, o+ ?9 U2 Z
71. 
    " N0 ]. X$ w7 Z2 k( A* c2 [
72. always@(emif_clk)begin
    % I3 ]0 o, m3 h, v, }1 y1 f
73.                 dpram_wea             <= 0;
    
74.                 dpram_addra           <= {emifa_addr_reg[13:0],emifa_ba1_reg};
    , }5 c9 W1 h: J- R1 N- I
75.                 dpram_dina            <= emifa_data_reg;
    7 c% r9 C8 N0 `
76. end
    - ^+ {) J6 q- f
77. assign dpram_web = 1'b1;
    ( u  m, w) a* P8 l( F, F
78. 
    
79. always@( clk )
    
80. begin
    
81.         dpram_addrb  <= 100;
    
82.         dpram_dinb   <= 16'd2048;
    
83. end
    
84. 
    
85. endmodule
    0 _+ r0 s! z" H& B
86. 
    

复制代码

嗯，谢谢，这个懂了，但是读出来的数还是不正确，fpga端具体代码如上。
这段代码相当于RAM的A口只用来读，并且dpram_wea一直置零，RAM的B口用来写入一个数据。
0 ?5 K  L; P# u. p代码下载进FPGA后，DSP端先注释掉向fpga写入数据的部分，直接读取，读取的结果都为0，包括  dpram_addrb  <= 100;这个地址下应该的2048.
- d% }& a2 `9 \$ ]然后把注释去掉，DSP端可以正常的写入数据并且正确的读出数据，但是我的FPGA端已经将  dpram_wea             <= 0;这里置零，是没法写入的，所以对于DSP端还能照常写入读出产生疑问。

" L* X$ y" v4 R. H/ D# U

水瓶

Lewis 发表于 2015-4-17 10:10
8 `* t& A* q$ ~* S% @0 H: X1 g8 rEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
. J+ o) _! P' h6 K" d5 S/ @ ...

5 x, K( ]/ R7 ]6 h7 R+ X我的硬件平台是：TL138F-EasyEVM（浮点DSP C6748+ARM9 +Xilinx Spartn-6 FPGA核）
调试例程为：DSP端：EMIF_FPGA----EMIF总线FPGA读写测试
( @" E) I2 z0 P  q- L  |) [                    FPGA端：emif_test

水瓶

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
5 H8 q, V7 t% |, I2 u ...

还望版主指导，卡了好多天了，原理都弄明白了，就是不知道问什么读出的数据不对。若是在您那里可以正确读取数据，还望发一份程序给我。谢谢了。

jj909305

楼主你好，这里你弄出来了吗？