FPGA与DSP通信问题。

水瓶

1、  我现在要实现的基本功能是：一组数据给FPGA端的双口RAM，然后DSP通过EMIF读出。不需要DSP再给FPGA写入数据，如何更改贵公司的例程？我的更改是：DSP端注释掉写入FPGA部分，直接读取。FPGA部分是直接在双口RAM中初始化一组数据。然后读出的数据全是0，不是直接在双口RAM中初始化的数据。请问问题出在哪里了？还望版主大侠指导。

$ R. l& X4 K: n* u邮箱：604285180@qq.com
' Z# Z3 ?% z9 X/ s

Lewis

只需要把（下图中）向FPGA写数据的部分注释掉就行，其他地方都不需要修改。
/ ~* U- h2 e* b0 h! V8 _

Lewis

还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

水瓶

Lewis 发表于 2015-4-16 09:55
还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

FPGA端RAM的地址是从0开始的，DSP端地址是0x6000 0000的地址去读，请问如何映射地址？

Lewis

* D* g) R- w2 J( N2 m5 BEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址

水瓶

6 b% [+ }& m( a# J/ y

Lewis 发表于 2015-4-17 10:10
; _3 t& u7 @9 W  ]/ E0 N, XEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
  h5 _/ j- v) j! t ...

1. `timescale 1ns / 1ps
   ! s8 z& k0 r0 s2 O7 S% ^
2. module emif_test
   # Q5 w0 r6 S  e! l) U& `8 T& E
3. (     
   ' z3 y1 z; T! }3 ~
4.    input clk,
   
5.         input    emifa_clk,    // 时钟                        
   
6.         input    emifa_cs2,    //  低电平有效异步器件使能引脚  （与异步器件片选信号相连，只在访问异步存储器时有效）      
   # y/ ~* f+ d& ?
7.         input    emifa_oe_n,    //  低电平有效异步器件使能引脚         
   # o2 N* d9 q; u5 U2 {
8.         input    emifa_we_n,     // 低电平有效写使能引脚      
   
9.         inout    emifa_wait0,    //等待输入引脚      
   4 @1 E, X; y1 W9 N! h
10.         inout    emifa_wait1,            
    9 X8 d4 g: Z5 K7 y/ }1 b3 C! R9 A/ O
11.         input    emifa_ba1,         // EMIF存储区域地址线 ，当与异步器件连接时，这些引脚与EM_A引脚共同形成穷到器件的地址。            
    5 a5 A7 k* T: u& F- R
12.         input    [13:0]emifa_addr,  // EMIF 地址总线            
    
13.         output    [15:0]emifa_data   // EMIF 数据总线
    * U+ p+ [6 z3 E: F+ f+ h) `" P/ J5 A
14. );
    9 G: _/ X- k6 m2 W
15.         
    
16. /****************EMIF Interface****************/        
    
17. //信号声明
    ! ], O* J" D5 M) ?" R" ~6 h+ y+ a
18. wire emif_clk;
    
19. reg emifa_cs2_reg;      
    
20. reg emifa_rnw_reg;     
    
21. reg emifa_oe_n_reg;   
    
22. reg emifa_we_n_reg;   
    
23. reg emifa_wait0_reg;   
    
24. reg emifa_wait1_reg;  
    0 M, z% F0 i  k# U. x" D
25. reg emifa_ba1_reg;     
    6 {' ]' ~  @: T( a* I
26. reg [13:0] emifa_addr_reg;      
    7 s2 U& \1 R: Y. y6 ?, G8 v
27. reg [15:0] emifa_data_reg;
    
28. 
    & H# c8 d& [/ J' B9 k
29. //元件例化
    
30. BUFG emif_clk_unit(.I(emifa_clk),.O(emif_clk));
    3 ]& M+ N2 \1 z6 l9 N" O* M
31. //寄存器赋值
    / L3 v5 w  K0 y$ n/ K0 F3 A
32. always@(posedge emif_clk)begin
    
33.                 emifa_cs2_reg       <= emifa_cs2;
    
34.                 emifa_oe_n_reg      <= emifa_oe_n;
    ; H/ F/ i$ j; V1 D/ u) {; T
35.                 emifa_we_n_reg      <= emifa_we_n;
    
36.                 emifa_wait0_reg     <= emifa_wait0;
    
37.                 emifa_wait1_reg     <= emifa_wait1;
    ( H0 J4 u( N3 r; T
38.                 emifa_ba1_reg       <= emifa_ba1;
    
39.                 emifa_addr_reg      <= emifa_addr;
    
40.                 emifa_data_reg      <= emifa_data;
    
41. end
    ' \6 X! C: y4 K% A
42. 
    2 w  u( s8 q' j: t& i3 a- ?
43. //assign emifa_data = (emifa_oe_n ==1'b0)?dpram_douta:16'bZ;
    " }  `! U( S- t+ U
44. assign emifa_data = dpram_douta;
    
45. 
    
46. /****************Dual Port RAM****************/
    ) C- V' J8 u" g0 X
47. //PORTA
    
48. reg  [14:0]dpram_addra;      
    8 J, g  B; u* e) g
49. reg  dpram_wea;         
    
50. reg  [15:0]dpram_dina;      
    
51. wire [15:0]dpram_douta;           
    * U" V) e, l7 h  c( O' g
52. //PORTB
    
53. reg  [14:0]dpram_addrb;      
    2 T) g4 e* L" }+ M& J
54. wire  dpram_web;
    
55. reg  [15:0]dpram_dinb;
    0 w3 j. u$ ?% I# B+ ~, j, U# A
56. wire [15:0]dpram_doutb;
    
57.    
    
58. //元件例化
    ) b0 A! V; V- ]( u  _
59. dpram dpram_unit(
    5 ~+ u7 m; G* U+ A! m  s3 j
60.   .clka(emif_clk), // input clka
    7 _0 R* o1 R( ~# n4 A" n
61.   .wea(dpram_wea), // input [0 : 0] wea
    5 `+ Q8 u+ [9 K: _: M
62.   .addra(dpram_addra), // input [14 : 0] addra
    
63.   .dina(dpram_dina), // input [15 : 0] dina
    7 Y' O, l6 z9 j" }; l+ x
64.   .douta(dpram_douta), // output [15 : 0] douta
    % ]; l- B2 t% h5 e: y: p  l& _
65.         //clkb                  => sys_clk,
    ( c+ {7 W9 ^3 O9 @
66.   .clkb(clk), // input clkb
    # k; {4 L4 e( j; ~
67.   .web(dpram_web), // input [0 : 0] web
    / R# P$ N  O$ E/ i8 Q' X) s2 f
68.   .addrb(dpram_addrb), // input [14 : 0] addrb
    0 F! u' q$ V' Z) F: Q
69.   .dinb(dpram_dinb), // input [15 : 0] dinb
    ) k1 Z" y1 e0 g$ f! z: C- e$ k
70.   .doutb(dpram_doutb));// output [15 : 0] doutb)
    
71. 
    
72. always@(emif_clk)begin
    ! Z3 K* y* ~: |6 V; \; x
73.                 dpram_wea             <= 0;
    
74.                 dpram_addra           <= {emifa_addr_reg[13:0],emifa_ba1_reg};
    6 m# c! a: R1 m% M# T5 z
75.                 dpram_dina            <= emifa_data_reg;
      Y' U! Q7 e$ g. j) K+ g* @
76. end
    2 U  m5 a5 Y4 j3 T
77. assign dpram_web = 1'b1;
    - R% {; _0 ^5 d) E9 `& r; d; ~. m
78. 
    
79. always@( clk )
    
80. begin
    & A4 S! [; Y+ f  m
81.         dpram_addrb  <= 100;
    
82.         dpram_dinb   <= 16'd2048;
    
83. end
    
84. 
    ; w' s  M8 ]0 O
85. endmodule
    5 H8 K8 ~' j+ A8 i) n: P. ^- o
86. 
    

复制代码

嗯，谢谢，这个懂了，但是读出来的数还是不正确，fpga端具体代码如上。
这段代码相当于RAM的A口只用来读，并且dpram_wea一直置零，RAM的B口用来写入一个数据。
代码下载进FPGA后，DSP端先注释掉向fpga写入数据的部分，直接读取，读取的结果都为0，包括  dpram_addrb  <= 100;这个地址下应该的2048.
0 I" M8 i9 F! y* X* \  }1 i: Q+ k然后把注释去掉，DSP端可以正常的写入数据并且正确的读出数据，但是我的FPGA端已经将  dpram_wea             <= 0;这里置零，是没法写入的，所以对于DSP端还能照常写入读出产生疑问。
/ H  G  g. p# m  s
" ~# P& [7 A. t5 v

水瓶

Lewis 发表于 2015-4-17 10:10
5 P1 K3 w. d* f" b$ ^1 y$ E$ U+ oEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
' {; O& D) w) { ...

; K9 k3 G3 h5 d% y8 \我的硬件平台是：TL138F-EasyEVM（浮点DSP C6748+ARM9 +Xilinx Spartn-6 FPGA核）
! e0 ?/ p+ n; P6 y# Z, a调试例程为：DSP端：EMIF_FPGA----EMIF总线FPGA读写测试
2 t5 s6 B0 e- K# S$ U, I8 ~                    FPGA端：emif_test

水瓶

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
9 ]) `1 ^+ w9 V; W; L ...

还望版主指导，卡了好多天了，原理都弄明白了，就是不知道问什么读出的数据不对。若是在您那里可以正确读取数据，还望发一份程序给我。谢谢了。

jj909305

楼主你好，这里你弄出来了吗？