FPGA与DSP通信问题。

水瓶

1、  我现在要实现的基本功能是：一组数据给FPGA端的双口RAM，然后DSP通过EMIF读出。不需要DSP再给FPGA写入数据，如何更改贵公司的例程？我的更改是：DSP端注释掉写入FPGA部分，直接读取。FPGA部分是直接在双口RAM中初始化一组数据。然后读出的数据全是0，不是直接在双口RAM中初始化的数据。请问问题出在哪里了？还望版主大侠指导。

2 O/ I1 q) `3 f3 I, l邮箱：604285180@qq.com
& l% K$ N5 z1 {. l& W2 r

Lewis

只需要把（下图中）向FPGA写数据的部分注释掉就行，其他地方都不需要修改。

Lewis

还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

水瓶

Lewis 发表于 2015-4-16 09:55
( A' M' ?, r1 z* I还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

2 l) J# v1 ~7 l7 {1 c$ gFPGA端RAM的地址是从0开始的，DSP端地址是0x6000 0000的地址去读，请问如何映射地址？

Lewis

EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址

水瓶

2 N) {- t2 n! U  B+ f

Lewis 发表于 2015-4-17 10:10
+ X" p( a9 `4 B3 UEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
) l3 R) c- u4 H/ h& \5 {# C ...

1. `timescale 1ns / 1ps
   
2. module emif_test
   
3. (     
   
4.    input clk,
   ( }1 o. e2 P& e3 Y. l
5.         input    emifa_clk,    // 时钟                        
   0 D6 |: Y6 u3 K! G$ y6 Q! t0 `1 ?
6.         input    emifa_cs2,    //  低电平有效异步器件使能引脚  （与异步器件片选信号相连，只在访问异步存储器时有效）      
   4 d9 A0 l& N% b0 X% }3 d
7.         input    emifa_oe_n,    //  低电平有效异步器件使能引脚         
   
8.         input    emifa_we_n,     // 低电平有效写使能引脚      
   8 L) g/ _1 {5 h9 G6 L$ Y
9.         inout    emifa_wait0,    //等待输入引脚      
   ) L2 P" r% |; c2 B) h' \
10.         inout    emifa_wait1,            
    
11.         input    emifa_ba1,         // EMIF存储区域地址线 ，当与异步器件连接时，这些引脚与EM_A引脚共同形成穷到器件的地址。            
    $ z! W" U) C! B- ?- F
12.         input    [13:0]emifa_addr,  // EMIF 地址总线            
    
13.         output    [15:0]emifa_data   // EMIF 数据总线
    
14. );
    # l- F/ r) I4 Y2 x) O
15.         
    $ d+ `* r3 V6 w* e0 a* {
16. /****************EMIF Interface****************/        
    # Z8 u1 D$ M9 K
17. //信号声明
    # b1 ?7 Q# K$ C
18. wire emif_clk;
    / L3 N1 \$ N  ~, w/ N
19. reg emifa_cs2_reg;      
    5 L5 U/ D6 r  _5 W1 m" x
20. reg emifa_rnw_reg;     
    " A, K9 o( a: A1 H0 S2 K
21. reg emifa_oe_n_reg;   
    / o  g+ \+ M0 H: j: c
22. reg emifa_we_n_reg;   
    / q- b9 {" T4 S( l* a6 f2 C
23. reg emifa_wait0_reg;   
    ( z' P$ m* `7 R$ c, S) t1 [
24. reg emifa_wait1_reg;  
    2 T7 x) G" S' ]; R  U
25. reg emifa_ba1_reg;     
    - x) l+ U1 u. u( x- g
26. reg [13:0] emifa_addr_reg;      
    
27. reg [15:0] emifa_data_reg;
    6 ~3 f7 {' W, s9 T
28. 
    
29. //元件例化
    
30. BUFG emif_clk_unit(.I(emifa_clk),.O(emif_clk));
    7 H5 ~, \. c* F$ C
31. //寄存器赋值
    9 M) K6 V* S1 N0 f5 z4 _
32. always@(posedge emif_clk)begin
    " e# E+ V  F7 R# V3 s/ n* P  s
33.                 emifa_cs2_reg       <= emifa_cs2;
    
34.                 emifa_oe_n_reg      <= emifa_oe_n;
    
35.                 emifa_we_n_reg      <= emifa_we_n;
    
36.                 emifa_wait0_reg     <= emifa_wait0;
    6 F. F2 y) g7 ~, n% d
37.                 emifa_wait1_reg     <= emifa_wait1;
    
38.                 emifa_ba1_reg       <= emifa_ba1;
    ! j- o9 V9 y, c
39.                 emifa_addr_reg      <= emifa_addr;
    
40.                 emifa_data_reg      <= emifa_data;
    ' @7 r& F. @+ Y% ]0 o% q) a
41. end
    0 B# U7 x5 Z2 r, y9 V9 X5 V: `' X
42. 
    
43. //assign emifa_data = (emifa_oe_n ==1'b0)?dpram_douta:16'bZ;
    
44. assign emifa_data = dpram_douta;
    
45. 
    
46. /****************Dual Port RAM****************/
    " y/ f8 x& g/ x: N6 _( W( S! J
47. //PORTA
    
48. reg  [14:0]dpram_addra;      
    & v% ?! W6 e5 L& t% j7 q
49. reg  dpram_wea;         
    $ t; C. Q" S( j7 |5 _0 P
50. reg  [15:0]dpram_dina;      
    + n9 F+ c( e  K9 h. C  A, B( u3 I
51. wire [15:0]dpram_douta;           
    7 X% J4 I2 s, p, {% D" O4 @* ~
52. //PORTB
    $ W% Y, b5 f  ?, y
53. reg  [14:0]dpram_addrb;      
    
54. wire  dpram_web;
    
55. reg  [15:0]dpram_dinb;
    , l4 u0 V# g! t# M: P
56. wire [15:0]dpram_doutb;
    % K- r) C0 Z3 D( a( a4 E& U& }5 v
57.    
    4 w1 @/ W$ o% b6 e
58. //元件例化
    : N. A# s( C; o$ Z2 \
59. dpram dpram_unit(
    
60.   .clka(emif_clk), // input clka
    $ {) `& p7 {" T0 R
61.   .wea(dpram_wea), // input [0 : 0] wea
    
62.   .addra(dpram_addra), // input [14 : 0] addra
    * A' b! }8 ^9 e& c7 X
63.   .dina(dpram_dina), // input [15 : 0] dina
    / E0 S2 I3 a3 M1 e1 `" H8 L
64.   .douta(dpram_douta), // output [15 : 0] douta
    
65.         //clkb                  => sys_clk,
    
66.   .clkb(clk), // input clkb
    
67.   .web(dpram_web), // input [0 : 0] web
    ! k) o" w+ O, \1 e! w' L* b6 `
68.   .addrb(dpram_addrb), // input [14 : 0] addrb
    , v4 v: J6 K9 O9 Z  K
69.   .dinb(dpram_dinb), // input [15 : 0] dinb
    
70.   .doutb(dpram_doutb));// output [15 : 0] doutb)
    : o1 O  `( j3 E( p' J& X5 ?; |
71. 
    
72. always@(emif_clk)begin
    
73.                 dpram_wea             <= 0;
    7 A; G+ k+ g: \! V2 T0 a0 D2 w: g
74.                 dpram_addra           <= {emifa_addr_reg[13:0],emifa_ba1_reg};
    6 X6 \/ J6 F8 U3 o9 F
75.                 dpram_dina            <= emifa_data_reg;
    ( }9 _/ D  R) s& y0 K, Q; G9 ^1 n
76. end
    
77. assign dpram_web = 1'b1;
    
78. 
    0 s6 s- J, o9 I  d, y
79. always@( clk )
    
80. begin
    1 j% R; I; D$ O! b. {$ P+ P! C
81.         dpram_addrb  <= 100;
    1 i7 [# A, I5 M9 T
82.         dpram_dinb   <= 16'd2048;
      O- s2 R2 s; D8 ]6 f( t5 W6 F9 ?
83. end
    $ |9 M: T' }  y8 H/ }
84. 
    6 _* D. n9 l: z' N, H/ A& K: J. ?
85. endmodule
    
86. 
    / y& ^6 P7 Q) W4 j! v. F

复制代码

嗯，谢谢，这个懂了，但是读出来的数还是不正确，fpga端具体代码如上。
这段代码相当于RAM的A口只用来读，并且dpram_wea一直置零，RAM的B口用来写入一个数据。
代码下载进FPGA后，DSP端先注释掉向fpga写入数据的部分，直接读取，读取的结果都为0，包括  dpram_addrb  <= 100;这个地址下应该的2048.
- c/ \! W* A- l然后把注释去掉，DSP端可以正常的写入数据并且正确的读出数据，但是我的FPGA端已经将  dpram_wea             <= 0;这里置零，是没法写入的，所以对于DSP端还能照常写入读出产生疑问。
0 g! G( D. x: D  y0 b
1 T: g% v& U9 ~$ G3 H; N

水瓶

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
...

我的硬件平台是：TL138F-EasyEVM（浮点DSP C6748+ARM9 +Xilinx Spartn-6 FPGA核）
' [* P3 n, a  O- {& f  ~, D6 n- s; N( I调试例程为：DSP端：EMIF_FPGA----EMIF总线FPGA读写测试
                    FPGA端：emif_test

水瓶

Lewis 发表于 2015-4-17 10:10
/ Z* z% e( Z# [; s: _EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
& \/ K) Q2 k" r4 x6 S* O- ]9 t ...

! Z5 F( n# e6 Q# Y还望版主指导，卡了好多天了，原理都弄明白了，就是不知道问什么读出的数据不对。若是在您那里可以正确读取数据，还望发一份程序给我。谢谢了。

jj909305

楼主你好，这里你弄出来了吗？