FPGA与DSP通信问题。

水瓶

1、  我现在要实现的基本功能是：一组数据给FPGA端的双口RAM，然后DSP通过EMIF读出。不需要DSP再给FPGA写入数据，如何更改贵公司的例程？我的更改是：DSP端注释掉写入FPGA部分，直接读取。FPGA部分是直接在双口RAM中初始化一组数据。然后读出的数据全是0，不是直接在双口RAM中初始化的数据。请问问题出在哪里了？还望版主大侠指导。

. Q! n( R7 f0 W7 g& H7 x邮箱：604285180@qq.com

Lewis

只需要把（下图中）向FPGA写数据的部分注释掉就行，其他地方都不需要修改。

Lewis

还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

水瓶

Lewis 发表于 2015-4-16 09:55
还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

FPGA端RAM的地址是从0开始的，DSP端地址是0x6000 0000的地址去读，请问如何映射地址？

Lewis

, Q  x* i5 f! }& C3 X% CEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
1 ^$ n* X5 Y( ?' f- e# X/ j. y1 b6 x5 f

水瓶

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
& Y1 s+ S: B, E$ c4 t3 n( s: T ...

1. `timescale 1ns / 1ps
   
2. module emif_test
   " Y2 i, A& `, |, F) K# R9 S/ e
3. (     
   
4.    input clk,
   # i. j/ q9 \  w  m: |9 u8 v
5.         input    emifa_clk,    // 时钟                        
   
6.         input    emifa_cs2,    //  低电平有效异步器件使能引脚  （与异步器件片选信号相连，只在访问异步存储器时有效）      
   
7.         input    emifa_oe_n,    //  低电平有效异步器件使能引脚         
   - B- V' h% m6 u  D* L
8.         input    emifa_we_n,     // 低电平有效写使能引脚      
   7 K  _$ f; {4 v' h) v: s1 e
9.         inout    emifa_wait0,    //等待输入引脚      
   
10.         inout    emifa_wait1,            
    ! h- C5 R5 D1 L% ?0 i  p9 G* y
11.         input    emifa_ba1,         // EMIF存储区域地址线 ，当与异步器件连接时，这些引脚与EM_A引脚共同形成穷到器件的地址。            
    & K3 X( z( a4 d: @. p9 e9 B/ ~  s
12.         input    [13:0]emifa_addr,  // EMIF 地址总线            
    ' p# C3 w  R4 ]$ l: q: v7 a' v
13.         output    [15:0]emifa_data   // EMIF 数据总线
    
14. );
    
15.         
    5 e5 k6 ~& U3 A6 s9 N
16. /****************EMIF Interface****************/        
    
17. //信号声明
    
18. wire emif_clk;
    
19. reg emifa_cs2_reg;      
    ) M: Q  l7 d' @1 f
20. reg emifa_rnw_reg;     
    
21. reg emifa_oe_n_reg;   
    
22. reg emifa_we_n_reg;   
    
23. reg emifa_wait0_reg;   
    
24. reg emifa_wait1_reg;  
    3 X; x! ^: k- c" V7 O
25. reg emifa_ba1_reg;     
    * L3 `% D; l: h! G# h. i# a, ]  J9 h' X
26. reg [13:0] emifa_addr_reg;      
    ) K5 \$ R& x+ t7 b
27. reg [15:0] emifa_data_reg;
    
28. 
    9 N" n. h! `3 _6 V, F0 s
29. //元件例化
    5 |! ^4 ]( `0 Y7 I4 e
30. BUFG emif_clk_unit(.I(emifa_clk),.O(emif_clk));
    : I! z1 t1 e+ ?) a- G
31. //寄存器赋值
    : C" A- ]! e- g) S1 X
32. always@(posedge emif_clk)begin
    
33.                 emifa_cs2_reg       <= emifa_cs2;
    
34.                 emifa_oe_n_reg      <= emifa_oe_n;
      a$ g* g% v+ ~, ?# l: p
35.                 emifa_we_n_reg      <= emifa_we_n;
    
36.                 emifa_wait0_reg     <= emifa_wait0;
    
37.                 emifa_wait1_reg     <= emifa_wait1;
    # U5 z0 u: [$ n2 z
38.                 emifa_ba1_reg       <= emifa_ba1;
    2 ^# j9 b! h- `: W+ J
39.                 emifa_addr_reg      <= emifa_addr;
    * @  e5 l( Y2 d. }! R1 J
40.                 emifa_data_reg      <= emifa_data;
    
41. end
    
42. 
    
43. //assign emifa_data = (emifa_oe_n ==1'b0)?dpram_douta:16'bZ;
    6 P' q' M- T8 t+ X5 j) c
44. assign emifa_data = dpram_douta;
    5 u* o, F+ h% ~8 u
45. 
    
46. /****************Dual Port RAM****************/
    
47. //PORTA
    
48. reg  [14:0]dpram_addra;      
    
49. reg  dpram_wea;         
    " y0 y8 |; g" O6 }  F
50. reg  [15:0]dpram_dina;      
    : `& ?. O  ~* @2 }/ [; I
51. wire [15:0]dpram_douta;           
    ' M1 J/ j' `& j! a% A
52. //PORTB
    
53. reg  [14:0]dpram_addrb;      
    ' P6 c+ M. N+ X
54. wire  dpram_web;
    / I# y: U9 ^  f3 [1 f: ]. Y
55. reg  [15:0]dpram_dinb;
    ) E' [. S" s5 B; y! o4 @& G, x' K
56. wire [15:0]dpram_doutb;
    ) R% E* ?: s* c# T( X6 j
57.    
    
58. //元件例化
    
59. dpram dpram_unit(
    2 T7 N' z1 x) w6 m1 {
60.   .clka(emif_clk), // input clka
    
61.   .wea(dpram_wea), // input [0 : 0] wea
    6 w# d, n# h  E7 f! w) U/ h$ x
62.   .addra(dpram_addra), // input [14 : 0] addra
    
63.   .dina(dpram_dina), // input [15 : 0] dina
    4 l: @* W% O: m( M. l0 v& D
64.   .douta(dpram_douta), // output [15 : 0] douta
    
65.         //clkb                  => sys_clk,
    
66.   .clkb(clk), // input clkb
    5 F" t+ N/ c: m8 ^, y( a6 K
67.   .web(dpram_web), // input [0 : 0] web
    . N: L3 L+ }  v7 f
68.   .addrb(dpram_addrb), // input [14 : 0] addrb
    
69.   .dinb(dpram_dinb), // input [15 : 0] dinb
    
70.   .doutb(dpram_doutb));// output [15 : 0] doutb)
    # O5 s# g9 X6 T4 x
71. 
    % `* w6 l3 \0 p3 i
72. always@(emif_clk)begin
    1 N6 D- K/ L! S, R+ s; F
73.                 dpram_wea             <= 0;
    . k, `% i- C* X6 r+ X
74.                 dpram_addra           <= {emifa_addr_reg[13:0],emifa_ba1_reg};
    
75.                 dpram_dina            <= emifa_data_reg;
    6 z% Z4 ?3 J) v8 v9 U9 z  q
76. end
    
77. assign dpram_web = 1'b1;
    7 P" k( i, S6 [1 N9 I( a4 {7 R
78. 
    ) I5 ^! `! K+ z5 _# q
79. always@( clk )
    & W; j8 Q* A) P
80. begin
    
81.         dpram_addrb  <= 100;
    0 U4 Z, r  y5 C# ?% a
82.         dpram_dinb   <= 16'd2048;
    " G6 T7 w# G9 I' Q
83. end
    1 `+ M- \& O2 A1 N! N/ Y4 c
84. 
    ; ]3 x9 }8 n1 E/ A5 g
85. endmodule
      S, I' x, I4 _8 Q  O3 f9 B( x! O
86. 
    

复制代码

嗯，谢谢，这个懂了，但是读出来的数还是不正确，fpga端具体代码如上。
+ t) J2 _; @5 H这段代码相当于RAM的A口只用来读，并且dpram_wea一直置零，RAM的B口用来写入一个数据。
. [( a# d- y% v7 S' O9 M- F- }代码下载进FPGA后，DSP端先注释掉向fpga写入数据的部分，直接读取，读取的结果都为0，包括  dpram_addrb  <= 100;这个地址下应该的2048.
然后把注释去掉，DSP端可以正常的写入数据并且正确的读出数据，但是我的FPGA端已经将  dpram_wea             <= 0;这里置零，是没法写入的，所以对于DSP端还能照常写入读出产生疑问。
3 m! s, V$ O0 q2 D& S+ m

水瓶

Lewis 发表于 2015-4-17 10:10
7 n# m9 u6 }) e& Y0 W5 ?EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
# z; k" S9 E/ o- x% y! I+ { ...

# C0 X" K% H  P9 i! B我的硬件平台是：TL138F-EasyEVM（浮点DSP C6748+ARM9 +Xilinx Spartn-6 FPGA核）
, E$ M7 n, u6 r调试例程为：DSP端：EMIF_FPGA----EMIF总线FPGA读写测试
/ t( |( `9 @+ `" @  n: Q                    FPGA端：emif_test

水瓶

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
...

还望版主指导，卡了好多天了，原理都弄明白了，就是不知道问什么读出的数据不对。若是在您那里可以正确读取数据，还望发一份程序给我。谢谢了。

jj909305

楼主你好，这里你弄出来了吗？