FPGA与DSP通信问题。

水瓶

1、  我现在要实现的基本功能是：一组数据给FPGA端的双口RAM，然后DSP通过EMIF读出。不需要DSP再给FPGA写入数据，如何更改贵公司的例程？我的更改是：DSP端注释掉写入FPGA部分，直接读取。FPGA部分是直接在双口RAM中初始化一组数据。然后读出的数据全是0，不是直接在双口RAM中初始化的数据。请问问题出在哪里了？还望版主大侠指导。

邮箱：604285180@qq.com

Lewis

只需要把（下图中）向FPGA写数据的部分注释掉就行，其他地方都不需要修改。
" R/ I' d8 V+ _' v
" C4 T7 A, N# ?8 d7 I6 r' C

Lewis

还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

水瓶

Lewis 发表于 2015-4-16 09:55
还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

FPGA端RAM的地址是从0开始的，DSP端地址是0x6000 0000的地址去读，请问如何映射地址？

Lewis

2 z( e8 M$ F7 N' K% j3 I7 m! W' W+ h% \EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址

水瓶

- u9 ?; V: s2 Q) R

Lewis 发表于 2015-4-17 10:10
# @; X9 u0 d1 C0 v- VEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
1 @3 p5 x9 i: d ...

1. `timescale 1ns / 1ps
   ' Y7 ~% B" |; {8 g1 m
2. module emif_test
   
3. (     
   
4.    input clk,
   
5.         input    emifa_clk,    // 时钟                        
   ( \! Z4 p/ b& ]: g2 r1 D% D- A8 n% |
6.         input    emifa_cs2,    //  低电平有效异步器件使能引脚  （与异步器件片选信号相连，只在访问异步存储器时有效）      
   
7.         input    emifa_oe_n,    //  低电平有效异步器件使能引脚         
   
8.         input    emifa_we_n,     // 低电平有效写使能引脚      
   : ^) m9 _/ W& q1 c7 ~7 P
9.         inout    emifa_wait0,    //等待输入引脚      
   ! a6 {1 u! L) ]
10.         inout    emifa_wait1,            
    
11.         input    emifa_ba1,         // EMIF存储区域地址线 ，当与异步器件连接时，这些引脚与EM_A引脚共同形成穷到器件的地址。            
    
12.         input    [13:0]emifa_addr,  // EMIF 地址总线            
    
13.         output    [15:0]emifa_data   // EMIF 数据总线
    3 \5 _; T7 p+ f; e/ x8 L
14. );
    
15.         
    
16. /****************EMIF Interface****************/        
    6 Q) T# P: U* b; G
17. //信号声明
    
18. wire emif_clk;
    - |& H% t  h  t/ Y# B
19. reg emifa_cs2_reg;      
    
20. reg emifa_rnw_reg;     
    : M' d1 G1 t: g0 N4 K6 a. B
21. reg emifa_oe_n_reg;   
    1 ]2 e9 T7 [5 X. a
22. reg emifa_we_n_reg;   
    
23. reg emifa_wait0_reg;   
    0 ~) `5 @3 }; R* d  l
24. reg emifa_wait1_reg;  
    
25. reg emifa_ba1_reg;     
    / ?8 w+ h  ~( b. S; j1 X" e
26. reg [13:0] emifa_addr_reg;      
    * S0 j  K# S2 a2 |, M' }
27. reg [15:0] emifa_data_reg;
    ) R, v/ k5 d: Z5 R% M$ B+ \
28. 
    1 P$ h( [& T% _- B
29. //元件例化
    
30. BUFG emif_clk_unit(.I(emifa_clk),.O(emif_clk));
    
31. //寄存器赋值
    8 J: P% Y- y! l; \4 W! s
32. always@(posedge emif_clk)begin
    
33.                 emifa_cs2_reg       <= emifa_cs2;
    
34.                 emifa_oe_n_reg      <= emifa_oe_n;
    7 U) N" U, z! }/ g8 U+ d
35.                 emifa_we_n_reg      <= emifa_we_n;
    
36.                 emifa_wait0_reg     <= emifa_wait0;
    
37.                 emifa_wait1_reg     <= emifa_wait1;
    3 T# J' F  [9 L* j3 y4 a
38.                 emifa_ba1_reg       <= emifa_ba1;
    1 N  K9 {' l2 H: Q1 a& o& n
39.                 emifa_addr_reg      <= emifa_addr;
    ) f) I* h; y7 G" l
40.                 emifa_data_reg      <= emifa_data;
    
41. end
    
42. 
    & r; i/ f0 e# J: }2 R" ]
43. //assign emifa_data = (emifa_oe_n ==1'b0)?dpram_douta:16'bZ;
    
44. assign emifa_data = dpram_douta;
    
45. 
    3 H  ?; O, F; K
46. /****************Dual Port RAM****************/
    + k- i0 h- C  z% D# ?# }
47. //PORTA
    & k7 ~9 v4 F6 i  W, O4 J
48. reg  [14:0]dpram_addra;      
    
49. reg  dpram_wea;         
    9 Q/ t( V0 n; w7 f6 i: [, ]
50. reg  [15:0]dpram_dina;      
    
51. wire [15:0]dpram_douta;           
    2 @3 ^5 e# u: F/ V8 v! T8 ?
52. //PORTB
    0 F/ P" H7 p7 m1 f; i- q
53. reg  [14:0]dpram_addrb;      
    ( u( M7 T2 _6 [
54. wire  dpram_web;
    8 f0 \# s8 h5 v* D
55. reg  [15:0]dpram_dinb;
    
56. wire [15:0]dpram_doutb;
    ! q4 G5 S- M) u, R) B2 f% j) G
57.    
    
58. //元件例化
    2 C' r' M6 j# L+ X/ S
59. dpram dpram_unit(
    5 _: m2 i: ~' e' H. F- h
60.   .clka(emif_clk), // input clka
    
61.   .wea(dpram_wea), // input [0 : 0] wea
    # ]  }9 N% o1 ~, Q; J1 h9 c
62.   .addra(dpram_addra), // input [14 : 0] addra
    
63.   .dina(dpram_dina), // input [15 : 0] dina
    1 H+ e) o" K- b* l5 ^
64.   .douta(dpram_douta), // output [15 : 0] douta
    8 J9 O' p1 q) l0 G" H3 g
65.         //clkb                  => sys_clk,
    
66.   .clkb(clk), // input clkb
    5 I- ?& Y. ?3 @! U6 g3 b# a
67.   .web(dpram_web), // input [0 : 0] web
    
68.   .addrb(dpram_addrb), // input [14 : 0] addrb
    
69.   .dinb(dpram_dinb), // input [15 : 0] dinb
    % Q8 }% O! m# q- ]8 u/ p% J
70.   .doutb(dpram_doutb));// output [15 : 0] doutb)
    
71. 
    0 f+ X3 L) b. M6 f) l
72. always@(emif_clk)begin
    . S$ q# e# R1 ]4 u5 }
73.                 dpram_wea             <= 0;
    
74.                 dpram_addra           <= {emifa_addr_reg[13:0],emifa_ba1_reg};
    ' D  g- |6 X, n* T$ U1 R
75.                 dpram_dina            <= emifa_data_reg;
    
76. end
    
77. assign dpram_web = 1'b1;
    
78. 
    " |0 R# _( \% j- [# L( }5 Q
79. always@( clk )
    * }. j% x( J, X
80. begin
    9 G; }/ g  p7 ]  @
81.         dpram_addrb  <= 100;
    ! |2 f% H1 Z) K, q7 w
82.         dpram_dinb   <= 16'd2048;
    
83. end
    ; }+ p2 K$ O, z& L
84. 
      o9 J# T9 C7 Q" a4 D. m3 u
85. endmodule
    1 \0 u8 y  e( ^8 L3 g
86. 
    * v9 P$ j# I" H( X

复制代码

嗯，谢谢，这个懂了，但是读出来的数还是不正确，fpga端具体代码如上。
这段代码相当于RAM的A口只用来读，并且dpram_wea一直置零，RAM的B口用来写入一个数据。
+ \" S+ b, C+ g; ]4 t代码下载进FPGA后，DSP端先注释掉向fpga写入数据的部分，直接读取，读取的结果都为0，包括  dpram_addrb  <= 100;这个地址下应该的2048.
然后把注释去掉，DSP端可以正常的写入数据并且正确的读出数据，但是我的FPGA端已经将  dpram_wea             <= 0;这里置零，是没法写入的，所以对于DSP端还能照常写入读出产生疑问。
4 C) l2 w9 i' v- I3 G" d. D
% z# A8 t5 Q) J! i( o2 q$ g# \

水瓶

Lewis 发表于 2015-4-17 10:10
, v4 @5 v  |8 A! i- \  G& rEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
...

我的硬件平台是：TL138F-EasyEVM（浮点DSP C6748+ARM9 +Xilinx Spartn-6 FPGA核）
; X( Z- p, v- z. O调试例程为：DSP端：EMIF_FPGA----EMIF总线FPGA读写测试
7 k1 O% Y0 E' o/ I9 x& y                    FPGA端：emif_test

水瓶

Lewis 发表于 2015-4-17 10:10
1 a% Z/ X* |3 P" J" v, ~* ^EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
...

; Z  }% U. t2 N还望版主指导，卡了好多天了，原理都弄明白了，就是不知道问什么读出的数据不对。若是在您那里可以正确读取数据，还望发一份程序给我。谢谢了。

jj909305

楼主你好，这里你弄出来了吗？