FPGA与DSP通信问题。

水瓶

1、  我现在要实现的基本功能是：一组数据给FPGA端的双口RAM，然后DSP通过EMIF读出。不需要DSP再给FPGA写入数据，如何更改贵公司的例程？我的更改是：DSP端注释掉写入FPGA部分，直接读取。FPGA部分是直接在双口RAM中初始化一组数据。然后读出的数据全是0，不是直接在双口RAM中初始化的数据。请问问题出在哪里了？还望版主大侠指导。

邮箱：604285180@qq.com
: V6 U8 ]; s& i5 }: L  K/ r

Lewis

只需要把（下图中）向FPGA写数据的部分注释掉就行，其他地方都不需要修改。

Lewis

还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

水瓶

Lewis 发表于 2015-4-16 09:55
9 t5 U1 G$ |  ?0 j. R还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

7 `/ K) ^3 \0 fFPGA端RAM的地址是从0开始的，DSP端地址是0x6000 0000的地址去读，请问如何映射地址？

Lewis

7 |! S5 i9 H  t% d9 P1 v- zEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
; ~, D+ v- y: H$ f9 u( J/ P

水瓶

$ \& G! J5 \+ M8 v9 M

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
...

1. `timescale 1ns / 1ps
   + `5 F  s: M4 {- j0 P, Y1 J
2. module emif_test
   
3. (     
   ) U7 `( p. |/ K
4.    input clk,
   
5.         input    emifa_clk,    // 时钟                        
   
6.         input    emifa_cs2,    //  低电平有效异步器件使能引脚  （与异步器件片选信号相连，只在访问异步存储器时有效）      
   
7.         input    emifa_oe_n,    //  低电平有效异步器件使能引脚         
   
8.         input    emifa_we_n,     // 低电平有效写使能引脚      
   
9.         inout    emifa_wait0,    //等待输入引脚      
   
10.         inout    emifa_wait1,            
    
11.         input    emifa_ba1,         // EMIF存储区域地址线 ，当与异步器件连接时，这些引脚与EM_A引脚共同形成穷到器件的地址。            
    
12.         input    [13:0]emifa_addr,  // EMIF 地址总线            
    0 T2 {( j- X; B
13.         output    [15:0]emifa_data   // EMIF 数据总线
    / U" q) f1 y/ p2 X/ r; }
14. );
    # [: e& ?. Y% m! R! c6 U
15.         
    5 Z6 u) m" H/ u$ f
16. /****************EMIF Interface****************/        
    ( U, C/ z+ Z  w. W, r/ k4 p
17. //信号声明
    / A3 i/ J* R# T2 W! e
18. wire emif_clk;
    , Y1 m- L* }1 ]/ }
19. reg emifa_cs2_reg;      
    ; w9 R3 Y: _( j9 r) J+ q
20. reg emifa_rnw_reg;     
    
21. reg emifa_oe_n_reg;   
    
22. reg emifa_we_n_reg;   
    5 _. v3 _5 v5 d  x8 B  \
23. reg emifa_wait0_reg;   
    * K1 q# y% S) M( C3 ?2 I
24. reg emifa_wait1_reg;  
    
25. reg emifa_ba1_reg;     
    
26. reg [13:0] emifa_addr_reg;      
    , ]( z; Z7 J7 Q1 `5 A
27. reg [15:0] emifa_data_reg;
    
28. 
    ( q3 }- p$ G7 R
29. //元件例化
    
30. BUFG emif_clk_unit(.I(emifa_clk),.O(emif_clk));
    1 \, K+ R: p, I: r0 S+ A$ ~( c' _
31. //寄存器赋值
    6 Q1 C( f. E7 W3 ~, b/ D2 \
32. always@(posedge emif_clk)begin
    ( `, `, T1 B8 a" o. v3 q
33.                 emifa_cs2_reg       <= emifa_cs2;
    ! p3 l' k0 {! ~! Y& u+ ~
34.                 emifa_oe_n_reg      <= emifa_oe_n;
    " _+ X( {) u! _$ L) v. [
35.                 emifa_we_n_reg      <= emifa_we_n;
    " W% |. V9 Z+ Q" B' Z. z( W$ R
36.                 emifa_wait0_reg     <= emifa_wait0;
    ; U, q$ O1 v! d7 w* D) b0 S
37.                 emifa_wait1_reg     <= emifa_wait1;
    
38.                 emifa_ba1_reg       <= emifa_ba1;
    0 j, u3 V8 k( R# B9 e% q2 v7 r
39.                 emifa_addr_reg      <= emifa_addr;
    
40.                 emifa_data_reg      <= emifa_data;
    : m* J# i+ _) w( L, W9 B2 x3 n
41. end
    # F. l! G4 Q1 y0 x/ K' r# I
42. 
    9 c. }* j- V6 j; j. W; m( z$ G: ?
43. //assign emifa_data = (emifa_oe_n ==1'b0)?dpram_douta:16'bZ;
    
44. assign emifa_data = dpram_douta;
    
45. 
    0 L6 Y5 ?# B8 Z! i! M
46. /****************Dual Port RAM****************/
    ; R0 D2 e2 a, A  @% T3 f+ Z
47. //PORTA
    $ @* x1 n  L" K! o
48. reg  [14:0]dpram_addra;      
    , E6 S( T, s. @, [% D
49. reg  dpram_wea;         
      z8 U% `: m: Y. M4 J9 y
50. reg  [15:0]dpram_dina;      
    , c9 ?* y# E0 C! T. `, K
51. wire [15:0]dpram_douta;           
    
52. //PORTB
    
53. reg  [14:0]dpram_addrb;      
    / z" E1 `. o5 s
54. wire  dpram_web;
    
55. reg  [15:0]dpram_dinb;
    
56. wire [15:0]dpram_doutb;
    
57.    
    
58. //元件例化
    0 C0 D1 M" t$ C. B1 r
59. dpram dpram_unit(
    
60.   .clka(emif_clk), // input clka
    
61.   .wea(dpram_wea), // input [0 : 0] wea
    ' E# t: G. D) D6 K' {; t* E- h
62.   .addra(dpram_addra), // input [14 : 0] addra
    # \; w% @3 m* s$ h
63.   .dina(dpram_dina), // input [15 : 0] dina
    , z6 U8 H: v/ ?7 P; K4 E" I& }2 G
64.   .douta(dpram_douta), // output [15 : 0] douta
    
65.         //clkb                  => sys_clk,
    8 }  S6 w, B+ Y- N5 \5 p
66.   .clkb(clk), // input clkb
    
67.   .web(dpram_web), // input [0 : 0] web
    * {2 S0 ?  H2 L) a) S! k) i
68.   .addrb(dpram_addrb), // input [14 : 0] addrb
    
69.   .dinb(dpram_dinb), // input [15 : 0] dinb
    
70.   .doutb(dpram_doutb));// output [15 : 0] doutb)
    
71. 
    
72. always@(emif_clk)begin
    
73.                 dpram_wea             <= 0;
    * D4 G; x8 {0 y: Y% `
74.                 dpram_addra           <= {emifa_addr_reg[13:0],emifa_ba1_reg};
    : E1 |4 x4 C) G' _3 s
75.                 dpram_dina            <= emifa_data_reg;
    % F  _& ?; q2 w8 l, x! }
76. end
    " j; G2 t# j0 Y% e8 [
77. assign dpram_web = 1'b1;
    ) s3 G3 F: u2 l/ k6 S
78. 
    ; l6 w3 s  k- Y) J; o% u
79. always@( clk )
    & @$ G: @( \. b$ t1 W& y. T2 U
80. begin
    : A! H7 {8 j) w! q. C/ T
81.         dpram_addrb  <= 100;
    
82.         dpram_dinb   <= 16'd2048;
    
83. end
    
84. 
    3 [% F- ?! r% R/ g) Y: w
85. endmodule
    ; C  \6 `! E. g
86. 
    

复制代码

嗯，谢谢，这个懂了，但是读出来的数还是不正确，fpga端具体代码如上。
这段代码相当于RAM的A口只用来读，并且dpram_wea一直置零，RAM的B口用来写入一个数据。
+ G) J0 n- I0 d代码下载进FPGA后，DSP端先注释掉向fpga写入数据的部分，直接读取，读取的结果都为0，包括  dpram_addrb  <= 100;这个地址下应该的2048.
然后把注释去掉，DSP端可以正常的写入数据并且正确的读出数据，但是我的FPGA端已经将  dpram_wea             <= 0;这里置零，是没法写入的，所以对于DSP端还能照常写入读出产生疑问。
4 C% k5 {0 j) z2 K- k3 m
; P+ S- v" B: b& X

水瓶

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
...

2 D9 Z) S  I7 j  v我的硬件平台是：TL138F-EasyEVM（浮点DSP C6748+ARM9 +Xilinx Spartn-6 FPGA核）
调试例程为：DSP端：EMIF_FPGA----EMIF总线FPGA读写测试
                    FPGA端：emif_test

水瓶

Lewis 发表于 2015-4-17 10:10
. P7 A2 K7 F, z" j* E: Q1 gEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
6 z" }; p& O: r- N9 k# p# z0 D ...

还望版主指导，卡了好多天了，原理都弄明白了，就是不知道问什么读出的数据不对。若是在您那里可以正确读取数据，还望发一份程序给我。谢谢了。

jj909305

楼主你好，这里你弄出来了吗？