FPGA与DSP通信问题。

水瓶

1、  我现在要实现的基本功能是：一组数据给FPGA端的双口RAM，然后DSP通过EMIF读出。不需要DSP再给FPGA写入数据，如何更改贵公司的例程？我的更改是：DSP端注释掉写入FPGA部分，直接读取。FPGA部分是直接在双口RAM中初始化一组数据。然后读出的数据全是0，不是直接在双口RAM中初始化的数据。请问问题出在哪里了？还望版主大侠指导。

) i) D* @6 Q3 ^1 ^邮箱：604285180@qq.com

Lewis

只需要把（下图中）向FPGA写数据的部分注释掉就行，其他地方都不需要修改。

Lewis

还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

水瓶

Lewis 发表于 2015-4-16 09:55
# S9 o& A1 Q+ ~3 T# @- x; K+ `* l还要注意数据在FPGA存储的地址，跟dsp读的地址要对应

9 L% z9 I! }4 q. B# WFPGA端RAM的地址是从0开始的，DSP端地址是0x6000 0000的地址去读，请问如何映射地址？

Lewis

EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址

水瓶

Lewis 发表于 2015-4-17 10:10
EMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
...

1. `timescale 1ns / 1ps
   
2. module emif_test
   * d; Z5 c" a" a" y: Q
3. (     
   
4.    input clk,
   
5.         input    emifa_clk,    // 时钟                        
   & A  A1 J4 d: w4 ?
6.         input    emifa_cs2,    //  低电平有效异步器件使能引脚  （与异步器件片选信号相连，只在访问异步存储器时有效）      
   7 K( R6 L& P. w/ ], @
7.         input    emifa_oe_n,    //  低电平有效异步器件使能引脚         
   
8.         input    emifa_we_n,     // 低电平有效写使能引脚      
   
9.         inout    emifa_wait0,    //等待输入引脚      
   
10.         inout    emifa_wait1,            
    
11.         input    emifa_ba1,         // EMIF存储区域地址线 ，当与异步器件连接时，这些引脚与EM_A引脚共同形成穷到器件的地址。            
    
12.         input    [13:0]emifa_addr,  // EMIF 地址总线            
    # O8 Z4 d+ x% f3 Z
13.         output    [15:0]emifa_data   // EMIF 数据总线
    . B; g' n: q# T& L
14. );
    $ I( q. D, ?) |0 m# ^& ?0 q
15.         
    # @# ~9 N) A' L9 g" l
16. /****************EMIF Interface****************/        
    & c3 S6 a. Z1 o5 q; r5 w2 Z
17. //信号声明
    + |: F) y+ g( s* Y5 D- A
18. wire emif_clk;
    % |6 Y& N) L+ _# W; }& H1 ]8 V3 A; _
19. reg emifa_cs2_reg;      
    1 G& v" V7 `3 \$ A. g& F3 {' y; y
20. reg emifa_rnw_reg;     
    - Y9 y3 Z# e$ j  s( ]4 `) e, w
21. reg emifa_oe_n_reg;   
    
22. reg emifa_we_n_reg;   
    , h% ^% B( a; c- `3 b/ i; X
23. reg emifa_wait0_reg;   
    
24. reg emifa_wait1_reg;  
    2 N7 d: S  k) T& i$ Z) j
25. reg emifa_ba1_reg;     
    + t6 f* t' O! Y
26. reg [13:0] emifa_addr_reg;      
    
27. reg [15:0] emifa_data_reg;
    
28. 
    & g: I; C  a- N! G/ H0 r
29. //元件例化
    ( L0 V  s* [- W" n) z
30. BUFG emif_clk_unit(.I(emifa_clk),.O(emif_clk));
    
31. //寄存器赋值
    
32. always@(posedge emif_clk)begin
      X: U* _  e/ H6 T$ }1 ]& V
33.                 emifa_cs2_reg       <= emifa_cs2;
    $ ^. G! P% `( e" T
34.                 emifa_oe_n_reg      <= emifa_oe_n;
    
35.                 emifa_we_n_reg      <= emifa_we_n;
    / \% w' l/ Y9 R& g0 B8 N& ~
36.                 emifa_wait0_reg     <= emifa_wait0;
    4 P* i2 J* ]9 l. {& O1 C7 ~# p
37.                 emifa_wait1_reg     <= emifa_wait1;
      g" S& ~6 D$ J: o: O. e4 E  ~
38.                 emifa_ba1_reg       <= emifa_ba1;
    
39.                 emifa_addr_reg      <= emifa_addr;
    % T# l) s; V2 O+ ^7 [9 |
40.                 emifa_data_reg      <= emifa_data;
    
41. end
    & E, I. [% j: ]. ?' N7 D0 P
42. 
    ) W9 @$ p" _& H0 b: Q  l/ \: u; D
43. //assign emifa_data = (emifa_oe_n ==1'b0)?dpram_douta:16'bZ;
    
44. assign emifa_data = dpram_douta;
    
45. 
    5 G" B( f# j. Q# @6 r( u
46. /****************Dual Port RAM****************/
    7 `5 u6 \3 D2 E2 [
47. //PORTA
    & K4 p/ ~$ Y% }8 i5 a$ d# X/ Z
48. reg  [14:0]dpram_addra;      
    : Y+ z# s! M, w7 u; j
49. reg  dpram_wea;         
    ( H, U1 U& J2 n
50. reg  [15:0]dpram_dina;      
    . X% e- ]( i+ @- l: i9 A& h: D
51. wire [15:0]dpram_douta;           
    . o3 V; V0 \$ f0 w& n- B
52. //PORTB
    / Q3 K! N0 D- B7 a, d3 N
53. reg  [14:0]dpram_addrb;      
    ( t5 b$ s0 t4 J$ ~# s/ h! P
54. wire  dpram_web;
    0 @1 K& F2 D% k+ F- Z# ~' Z3 q
55. reg  [15:0]dpram_dinb;
    
56. wire [15:0]dpram_doutb;
    
57.    
    # l. z) l6 C1 Y5 b5 T& p
58. //元件例化
    ) V5 Z# P+ Y  ^/ s$ i
59. dpram dpram_unit(
    
60.   .clka(emif_clk), // input clka
    / X% g# l9 c% {6 I* r! g) L( Y, t& |/ J
61.   .wea(dpram_wea), // input [0 : 0] wea
    
62.   .addra(dpram_addra), // input [14 : 0] addra
    
63.   .dina(dpram_dina), // input [15 : 0] dina
    
64.   .douta(dpram_douta), // output [15 : 0] douta
    
65.         //clkb                  => sys_clk,
    $ [: W$ m% p9 @" w4 _4 d
66.   .clkb(clk), // input clkb
    
67.   .web(dpram_web), // input [0 : 0] web
    
68.   .addrb(dpram_addrb), // input [14 : 0] addrb
    
69.   .dinb(dpram_dinb), // input [15 : 0] dinb
    
70.   .doutb(dpram_doutb));// output [15 : 0] doutb)
    
71. 
    
72. always@(emif_clk)begin
    ; `0 V% A7 p: D( \" Q4 c
73.                 dpram_wea             <= 0;
    % T, [, I$ e$ y
74.                 dpram_addra           <= {emifa_addr_reg[13:0],emifa_ba1_reg};
    
75.                 dpram_dina            <= emifa_data_reg;
    0 d, p# y& i' e9 i1 v( i  V. E+ _
76. end
    . M. q1 r1 }) G' S8 g4 s
77. assign dpram_web = 1'b1;
    
78. 
    
79. always@( clk )
    
80. begin
    
81.         dpram_addrb  <= 100;
    5 }7 b4 t& I7 h# ?# }
82.         dpram_dinb   <= 16'd2048;
    ' }+ _# I# B& ^) M4 v
83. end
    % D- e( z: D7 G  ^& a3 t% A$ X
84. 
    ' e3 x% l3 i) l" n1 h: I: m
85. endmodule
    % n: T  }4 }& w. Q- y
86. 
    

复制代码

嗯，谢谢，这个懂了，但是读出来的数还是不正确，fpga端具体代码如上。
这段代码相当于RAM的A口只用来读，并且dpram_wea一直置零，RAM的B口用来写入一个数据。
+ t4 N# H4 O& E- l9 `3 [代码下载进FPGA后，DSP端先注释掉向fpga写入数据的部分，直接读取，读取的结果都为0，包括  dpram_addrb  <= 100;这个地址下应该的2048.
然后把注释去掉，DSP端可以正常的写入数据并且正确的读出数据，但是我的FPGA端已经将  dpram_wea             <= 0;这里置零，是没法写入的，所以对于DSP端还能照常写入读出产生疑问。

水瓶

Lewis 发表于 2015-4-17 10:10
3 i3 ]3 y& S+ C7 r% UEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
...

: o! y# U# N; m# k- }我的硬件平台是：TL138F-EasyEVM（浮点DSP C6748+ARM9 +Xilinx Spartn-6 FPGA核）
2 z0 F: e' h! d" M; i调试例程为：DSP端：EMIF_FPGA----EMIF总线FPGA读写测试
, l" Q2 _- C7 n' p9 }                    FPGA端：emif_test

水瓶

Lewis 发表于 2015-4-17 10:10
; A# @! V! ]5 T; v* ?& uEMIFA_CS2的寻址空间就是0x6000 0000 ~ 0x61FF FFFF  其实EMIFA_CS2读地址0x6000 0000就是读外设的0地址
6 E/ j% J" g, E9 M ...

/ `: B  Q& B/ _还望版主指导，卡了好多天了，原理都弄明白了，就是不知道问什么读出的数据不对。若是在您那里可以正确读取数据，还望发一份程序给我。谢谢了。

jj909305

楼主你好，这里你弄出来了吗？